低温プロセスによる酸化物半導体の欠陥制御技術の開発とフレキシブルデバイス応用

本研究の目的は、フレキシブルデバイス応用を目指した低温プロセスによる高性能・高信頼性酸化物半導体薄膜トランジスタ(TFT)の実現である。当該年度は、ゲート絶縁膜として低温形成可能なポリマー絶縁膜を用いることにより、最高プロセス温度150℃でのInGaZnO（IGZO）TFTの作製に取り組んだ。その際TFT構造として、寄生容量を最小化することにより、ゲート遅延を低減し回路動作速度の高速化が可能な自己整合型構造を採用した。良好なTFT特性を得る為に、IGZOチャネルとポリマー絶縁膜とのより良い界面形成を目指したプロセス開発に取り組んだ。その結果、チャネル保護層を導入することにより、チャネルのパターニングに伴う汚染・ダメージのない界面形成を行うことが有効であることを明らかにした。また、自己整合型TFT作製における要素技術開発として、低温プロセスかつチャネル長制御性に優れるドーピング技術の開発に取り組んだ。これらの研究成果により、プラスチック基板が使用可能な150℃という温度制約のもと、良好な特性を有する自己整合型IGZO TFTの作製を達成した。さらに信頼性評価及び素子劣化メカニズムに関する考察と、本研究で得られた知見を総括することにより、低温プロセスにより良好な特性・信頼性を有する酸化物半導体TFTを作製する為の指針についてまとめた。本研究成果は、酸化物半導体TFTを用いたフレキシブルデバイスの実用化及び発展に寄与することが期待される。

本研究の目的は、フレキシブルデバイス応用を目指した低温プロセスによる高性能・高信頼性酸化物半導体薄膜トランジスタ(TFT)の実現である。当該年度は、ゲート絶縁膜として低温形成可能なポリマー絶縁膜を用いることにより、最高プロセス温度150℃でのInGaZnO（IGZO）TFTの作製に取り組んだ。その際TFT構造として、寄生容量を最小化することにより、ゲート遅延を低減し回路動作速度の高速化が可能な自己整合型構造を採用した。良好なTFT特性を得る為に、IGZOチャネルとポリマー絶縁膜とのより良い界面形成を目指したプロセス開発に取り組んだ。その結果、チャネル保護層を導入することにより、チャネルのパターニングに伴う汚染・ダメージのない界面形成を行うことが有効であることを明らかにした。また、自己整合型TFT作製における要素技術開発として、低温プロセスかつチャネル長制御性に優れるドーピング技術の開発に取り組んだ。これらの研究成果により、プラスチック基板が使用可能な150℃という温度制約のもと、良好な特性を有する自己整合型IGZO TFTの作製を達成した。さらに信頼性評価及び素子劣化メカニズムに関する考察と、本研究で得られた知見を総括することにより、低温プロセスにより良好な特性・信頼性を有する酸化物半導体TFTを作製する為の指針についてまとめた。本研究成果は、酸化物半導体TFTを用いたフレキシブルデバイスの実用化及び発展に寄与することが期待される。