Architectures intermédiaires pour l'inférence et l'entraînement de réseaux de neurones embarqués

神经网络中的推理和介入的架构

• 批准号: RGPIN-2018-04478
• 负责人: Langlois, Pierre
• 金额: $ 3.35万
• 依托单位: École Polytechnique de Montréal
• 依托单位国家: 加拿大
• 项目类别: Discovery Grants Program - Individual
• 财政年份: 2019
• 资助国家: 加拿大
• 起止时间: 2019-01-01 至 2020-12-31
• 项目状态: 已结题
• 来源: https://www.nserc-crsng.gc.ca/ase-oro/Details-Detailles_eng.asp?id=689218
• 关键词: Architectures; interm; diaires; pour; inf

Les bonds prodigieux des cinq dernières années en apprentissage automatique pointent vers un monde où l'intelligence artificielle aura une incidence grandissante dans nos vies. Pourtant, ces réalisations impressionnantes sont souvent le résultat de longues explorations algorithmiques par des serveurs de calcul très énergivores. Compléter la révolution de l'apprentissage machine nécessitera l'accès à des dispositifs embarqués qui apprendront par eux-mêmes à partir du monde qui les entoure : téléphones intelligents, lunettes, jouets, montres, drones, robots, informatique vestimentaire et véhicules autonomes.******Il y a plusieurs choix pour l'implémentation de l'inférence et de l'apprentissage pour des réseaux de neurones. Les CPU traditionnels ne conviennent pas à la tâche dès que la charge de traitement est importante. Les GPU capitalisent sur la parallélisation des calculs. Cependant, leur efficacité énergétique laisse à désirer et les rend mal adaptés à des applications embarquées. Les circuits sur mesure (ASIC) sont les plus performants, mais ils souffrent de coûts non récurrents faramineux et de longs délais de développement. Les FPGA semblent offrir un compromis idéal : ils ont un faible coût unitaire, offrent un grand parallélisme et consomment peu de puissance par rapport aux GPU. Cependant, ils souffrent de deux problèmes principaux : (1) la productivité atteinte avec les GPU (dizaines de minutes pour implémenter un algorithme) est beaucoup plus grande que celle avec les FPGA (dizaines d'heures) et (2) la latence de reconfiguration (cycle synthèse-placement-routage) peut être excessive.******Les architectures intermédiaires (overlays) ont été proposées afin de pallier ces problèmes. Un FPGA peut être vu comme une architecture intermédiaire à grain très fin : bascules, tables de conversion (LUT) et multiplieurs. Une architecture intermédiaire à grain grossier comporte des unités de traitement plus complexes et mieux adaptées à une classe d'applications. Une architecture intermédiaire nécessite un compilateur pour porter une application vers l'architecture. Le programme de recherche proposé s'attaquera donc au problème de la conception, de l'implémentation, de la programmation et de la reconfiguration rapide d'architectures intermédiaires pour l'inférence et l'entraînement de réseaux de neurones embarqués.******Les objectifs du programme incluent le développement de nouvelles architectures intermédiaires et d'outils de conception appropriés, la proposition de nouvelles structures de calcul et d'entreposage, puis la conception de nouveaux supports matériels pour ces architectures. L'atteinte de ces objectifs facilitera le déploiement d'applications d'apprentissage machine dans des systèmes embarqués indépendants et démocratisera l'accès au développement de ces applications, qui est présentement réservé à quelques initiés hautement spécialisés.

五个世纪以来的天才少年在学徒自动指向世界或智能的光环中发生了巨大的变化。最新的印象是长期探索计算能源服务的算法结果的结果。完成学徒机器革命所需的配件，包括全世界各地的学徒机器：电话智能机、半月形、玩具、蒙特雷、无人机、机器人、信息服装和车辆 自主性。********我是一个选择实施推理和神经元学徒的优点的人。 CPU 传统与最重要的充电方式非常方便。 GPU 是计算并行化的资本。悬而未决，leur efficacité énergétique laisse à desirer and les rend mal adjustment à des applications embarkées。测量电路 (ASIC) 具有出色的性能，可提供非重复性的开发和长期的开发。 FPGA 看起来是一种理想的妥协：它不仅是单一的，而且具有与 GPU 良好的并行性和性能。 Cependant, ils souffrent deux problèmes Principaux: (1) la Productivité atteinte avec les GPU (dizaines de minutes pour implémenter un Algorithe) est beaucoup plus grande que celle avec les FPGA (dizaines d'heures) et (2) la Latence de reconfiguration (cycle Synthèse-placement-route) ******Les Architectures intermédiaires (overlays) ont été proposées afin de pallier ces problèmes。 FPGA 是一种通用架构中间体，其结构包括：总线、转换表 (LUT) 和乘法器。一种结构中间体，是一种更粗略的综合体，以及复合体和适应应用程序类别的结构。建筑学是建筑学中应用程序的必需编译器。 Les recherche proposé s'attaquera donc au Problems de la Conception, de l'implémentation, de laprogrammation et de la reconfigurationrapide d'architectures intermédiaires pour l'inférence et l'entraînement de réseaux de Neurones embarqués.******Les objectifs du program incluent le développement de 新建筑的中间和适当概念的使用，新建筑的计算和中心结构的命题，新概念的支持支持建筑材料。关注在独立系统中部署应用程序的目标和应用程序开发的民主性，它是高级启动的呈现方式专业。