Architectures intermédiaires pour l'inférence et l'entraînement de réseaux de neurones embarqués

L的聪明才智和机智巧妙地发生了错综复杂的事情，而这一切都是自动完成的。给人留下深刻印象的是，探索的算法是服务于服务的S。L的徒弟L的徒弟S和他的助手S的关系：L的手机、智能手机、卫星、飞机、无人机、机器人、信息技术和交通工具。 作者选择了L对L的影响和L对神经元的见习。传统的CPU和便利的服务是最重要的，也是最重要的。Les GPU资本化和并行化与微积分。S等人认为，这是一种新的、有效的应用程序。LES电路和测量(ASIC)Sont Les加上表演者、邮件和非流动资金法拉米诺和De Long s délais de de发展。Les现场可编程门阵列是一种折衷的解决方案：它不是一种简单的硬件设备，而是一种通用的硬件设备，它可以很好地支持GPU。首先，两个问题的解决原则是：(1)最大的生产效率(最小的时间和最小的算法)最大的价格加上最大的可编程逻辑器件(最大的速度)和(2)延迟的重新配置(循环合成-放置-布线)的时间过长。 Les建筑国际(覆盖)On tétéproposées afin de paller ce prolèmes.联合国现场可编程门阵列与通信体系结构中间层的S Fin：Bascules，Tables de Conversion(LUT)等乘数。从建筑到建筑的过渡，再加上复杂的结构和应用，S的作品就像是一部作品。建筑中介人和编者L的建筑应用。S的构想、L的实施、L的规划和重新配置的速度与建筑中介L和L的入口对神经元的封锁。 方案包括新建筑的发展和规划，国际建筑和新概念S，新结构和新企业的主张，新概念支持新建筑。L的工作是帮助实现应用程序的开发，这是一台机器与系统结合的应用程序。S的工作人员是L，他负责S的应用程序开发工作，而S的工作人员则负责管理S的工作。

Les bonds prodigieux des cinq dernières années en apprentissage automatique pointent vers un monde où l'intelligence artificielle aura une incidence grandissante dans nos vies. Pourtant, ces réalisations impressionnantes sont souvent le résultat de longues explorations algorithmiques par des serveurs de calcul très énergivores. Compléter la révolution de l'apprentissage machine nécessitera l'accès à des dispositifs embarqués qui apprendront par eux-mêmes à partir du monde qui les entoure : téléphones intelligents, lunettes, jouets, montres, drones, robots, informatique vestimentaire et véhicules autonomes. Il y a plusieurs choix pour l'implémentation de l'inférence et de l'apprentissage pour des réseaux de neurones. Les CPU traditionnels ne conviennent pas à la tâche dès que la charge de traitement est importante. Les GPU capitalisent sur la parallélisation des calculs. Cependant, leur efficacité énergétique laisse à désirer et les rend mal adaptés à des applications embarquées. Les circuits sur mesure (ASIC) sont les plus performants, mais ils souffrent de coûts non récurrents faramineux et de longs délais de développement. Les FPGA semblent offrir un compromis idéal : ils ont un faible coût unitaire, offrent un grand parallélisme et consomment peu de puissance par rapport aux GPU. Cependant, ils souffrent de deux problèmes principaux : (1) la productivité atteinte avec les GPU (dizaines de minutes pour implémenter un algorithme) est beaucoup plus grande que celle avec les FPGA (dizaines d'heures) et (2) la latence de reconfiguration (cycle synthèse-placement-routage) peut être excessive. Les architectures intermédiaires (overlays) ont été proposées afin de pallier ces problèmes. Un FPGA peut être vu comme une architecture intermédiaire à grain très fin : bascules, tables de conversion (LUT) et multiplieurs. Une architecture intermédiaire à grain grossier comporte des unités de traitement plus complexes et mieux adaptées à une classe d'applications. Une architecture intermédiaire nécessite un compilateur pour porter une application vers l'architecture. Le programme de recherche proposé s'attaquera donc au problème de la conception, de l'implémentation, de la programmation et de la reconfiguration rapide d'architectures intermédiaires pour l'inférence et l'entraînement de réseaux de neurones embarqués. Les objectifs du programme incluent le développement de nouvelles architectures intermédiaires et d'outils de conception appropriés, la proposition de nouvelles structures de calcul et d'entreposage, puis la conception de nouveaux supports matériels pour ces architectures. L'atteinte de ces objectifs facilitera le déploiement d'applications d'apprentissage machine dans des systèmes embarqués indépendants et démocratisera l'accès au développement de ces applications, qui est présentement réservé à quelques initiés hautement spécialisés.