在高k薄膜的原子层淀积工艺中，一些因素影响薄膜生长质量。主要包括：源的加热温度、反应腔内的生长温度、金属源和氧化剂的脉冲时间、冲洗时间和循环数等。通过多组实验，结合椭偏仪、XPS、C-V等多种测量手段，调整各个工艺参数，得到优化的工艺参数，为ALD生长出高质量的高k薄膜奠定了实验基础。.结合具体的工艺设备，讨论了Nd2O3和Al2O3 薄膜的ALD淀积工艺，给出了优化的淀积条件，包括淀积温度，氧化剂的脉冲时间，源的脉冲时间，源的气化温度条件。通过比较两种氧化的淀积温度，找到了采用ALD生长NdAlO3介质的最佳淀积温度，脉冲比等条件。保证了该工艺条件下，栅介质具有较好的特性。.深入讨论了退火温度和淀积源温对薄膜特性的影响，进一步研究了不同的退火温度对于高k薄膜和Si 衬底之间的界面层的化学态，光学特性和能带排列的影响。.针对ALD淀积的高k介质NdAlO3/SiO2堆栈栅结构，从测量的C-V曲线得到NdAlO3的介电常数与衬底掺杂浓度。利用ISE TCAD仿真标准C-V曲线，与测量曲线对比，利用正、反向扫描的C-V曲线迟滞计算氧化层陷阱电荷密度Not；在Terman假设基础上，利用正向扫描的C-V曲线相对标准曲线的半带电压漂移，计算出固定氧化层电荷密度Nf。平移ΔVmg消去Not、Nf影响的正向扫描的C-V曲线。与标准曲线对比，计算同样半导体电容，得到Si/SiO2的界面态密度。结果表明：ALD淀积的高k栅介质的氧化层陷阱密度Not和固定氧化层电荷Nf较小，大约在1011/cm2。高k介质NdAlO3/SiO2堆栈栅MIS结构具有较低的界面态密度，保证了衬底与绝缘层的良好界面，在ALD淀积高k栅介质的过程中不会对Si/SiO2界面产生影响。.还研究了温度对栅漏电流的影响，重点讨论了普遍关注的F-P发射机制，通过测试各温度下的泄漏电流，研究了F-P发射机制的适用电场和温度范围，利用准确的堆栈栅介质层中的电场，计算了F-P发射的势垒高度随栅介质层中电场的变化趋势，得到了零电场下F-P发射的本征能级。.详细分析了堆栈栅MIS结构中，界面层与高k介质层中的电场及相互关系。讨论了NdAlO3/SiO2堆栈栅结构的本征击穿电场及常压应力对栅泄漏电流的影响。.项目圆满完成了合同的全部要求，已发表科研论文31篇，获国家发明专利2项。已培养博士研究生5名，硕士研究生6名。