Matrix Vektor Multiplikation mit schwach besetzten Matrizen basierend auf Netzwerken-auf-dem-Chip

施瓦赫在这里找到了她的名字和技术，这就是安文东。L教授，L教授提出了一种迭代方法(雅可比法、共轭梯度法、朗索斯法)。矩阵向量乘法是一种迭代的方法，它是一种基于矩阵向量乘法的方法，它是一种从硬件结构到硬件结构的并行设计。所有的一切都是如此，所有的一切都是基于矩阵的。在这两种情况下，我们将不再使用网络和数据芯片(NOC)，而不是将所有的材料都放在一起。NOC的数据包(Vektorelemente，Matrixelmente)是以并行硬件架构的数据包为基础的，因此数据包(Vektorelemente，Matrixelmente)是免费的。这里是Vielzahl von Netzwerktopologien and Verteilungsstrategien，Um Diesen Transport zu Realisieren。在这一点上，我们并不认为这是一件很重要的事情，因为这是一件很重要的事情。Das zu entwickelnde SMVM-NoC Soll den芯片-Interen Packet-Based Datenverkehr Realisieren，der be be der Ausführung einer SMVM auf parallen Architekturen erforderlich ist.我是Grunde wird dadurch gewährleistet，dass das SMVM-NOC in der Lage ist unabhängig von der BesetzungsStrukTurder der Matrix die SMVM zu realisieren.Trotzdem sind verschiedene Kombinationen von Netzwerk Topologien，路由算法，Blockierungs-VermeidungsMethoden and Architekturen Mehr oder Wiiger Gut für bstimte Strukturen Geeignet.这是一种特殊的生活方式，是一种特殊的生活方式。在迭代算法中迭代的方法是正确的，所以在有限元方法的基础上，我们将不再考虑问题。Das vorsterellte Konzept soll MIT FPGA Prototyen and ALS ASIC MIT der TMSC 45 nm Bibliothek realisiert.

Schwach besetzte Matrizen finden in vielen wissenschaftlichen und technischen Gebieten ihre Anwendung. Zur Lösung der entsprechenden Probleme, z.B. Lösung schwach besetzter linearer Gleichungssysteme oder Eigenwertprobleme) werden iterative Methoden (Jacobi method, conjugate gradient method, Lanczos method) verwendet. Da diese iterativen Lösungsmethoden auf der Matrix Vektor Multiplikation mit schwach besetzten Matrizen (SMVM) beruhen, wurden verschiedene Wege vorgestellt um die SMVM sowohl auf allgemeinen Prozessorarchitekturen als auch auf parallelen Hardwarearchitekturen zu beschleunigen. Allerdings hängen alle diese Ansätze sehr stark von der Struktur der Besetzung der schwach besetzten Matrix ab. In diesem Forschungsantrag soll untersucht werden, wie durch die Verwendung von Netzwerken-auf-dem- Chip (NoC) auch mit allgemeinen Besetzungsstrukturen der schwach besetzten Matrizen umgegangen werden kann. NoC Architekturen wurden vorgeschlagen, um die traditionellen Bus basierten Verbindungen auf einem Chip durch packetvermittelte Verbindungsstrukturen zu ersetzen, so dass die Datenpackete (Vektorelemente, Matrixelmente) frei auf der parallelen Hardware Architektur verteilt werden können. Hier gibt es eine Vielzahl von Netzwerktopologien und Verteilungsstrategien, um diesen Transport zu realisieren. In diesem Forschungsantrag sollen NoC Architekturen verwendet werden, um die im höchsten Maße unregelmäßigen Kommunikationsstrukturen der parallelen SMVM zu realisieren. Das zu entwickelnde SMVM-NoC soll den chip-internen packet-basierten Datenverkehr realisieren, der bei der Ausführung einer SMVM auf parallelen Architekturen erforderlich ist. Im Grunde wird dadurch gewährleistet, dass das SMVM-NoC in der Lage ist unabhängig von der Besetzungsstruktur der Matrix die SMVM zu realisieren. Trotzdem sind verschiedene Kombinationen von Netzwerk Topologien, Routing Algorithmen, Blockierungs-Vermeidungsmethoden und Architekturen mehr oder weniger gut für bestimmte Strukturen geeignet. Der Zusammen dieser charakteristischen Eigenschaften des NoC mit den Besetzungsstrukturen der schwach besetzten Matrizen soll ebenfalls untersucht werden. Für die Realisierung der iterativen Methoden gilt es ferner das SMVM-NoC in den Algorithmus (jeder Iterationsschritt erfordert eine SMVM) zu intergrieren, so dass die Lösung von bestimmten Problemstellungen (z.B. Finite Elemente Methode) mit dem vorgestellten Konzept demonstriert werden kann. Das vorgestellte Konzept soll mit FPGA Prototypen und als ASIC mit der TMSC 45nm Bibliothek realisiert werden.