Hierarchische Synthese für anwendungsspezifische Prototypenimplementierungen

在这一研究中，为了使高级合成具有更高的层次性，在对韦尔登进行分析的基础上，提出了一种新的高级合成方法，该方法可以通过对高级合成方法进行自动分析来实现高级合成。快速原型技术中的复杂集成控制系统包含一个中间角色，该角色在Regel中的系统由一个新的过程组成，层次结构是一个复杂的结构，并与Umgebung interagieren一起，zusammensetzen。在一般性的关于特定的诉讼程序和诉讼程序的关系中，这是一个全球性的诉讼程序分析，用于一个单一的诉讼程序，它损害了诉讼程序，并对诉讼程序内部的诉讼程序进行了审查。这一分析是对基本原理的分析，因此最佳的分析方法是通过对合成物的分析来实现的。Eine präzise Berücksichtigung des zielarchitekturspezifischen Zeitverhaltens führt zu einer gleichmäßigeren Auslastung der Takte im gesamten System und somit zu einer Optimierung der Taktfrequenz，die unmittelbar mit der Reaktionzeit des integrierten Steuerungssystems korreliert. Um dies zu erreichen，müssen insbesondere effiziente Abschätzverfahren entwickelt韦尔登，die bereits in frühen Synthesephasen die Einfluüsse der Verbindungsofzeiten einschließlich der Multiplexer und des Steuerwerks unter Berücksichtigung der Zielarchitektur bestimmen können.

In diesem Forschungsvorhaben soll der bisher entwickelte hierarchische High-Level-Syntheseansatz unter Berücksichtigung gegebener Zielarchitekturen dahingehend erweitert werden, prozeßübergreifendes sowie zielarchitekturspezifisches Zeitverhalten während der Synthese zu analysieren, um zielgerichtete Syntheseentscheidungen hinsichtlich der Einhaltung von harten Zeitbedingungen automatisch durchführen zu können. Dies spielt insbesondere im Rapid-Prototyping komplexer integrierter Steuerungssysteme eine entscheidende Rolle, da sich diese Systeme in der Regel aus kommunizierenden nebenläufigen Prozessen, die hierarchisch strukturiert sein können und mit der Umgebung interagieren, zusammensetzen. Da dabei Zeitbedingungen im allgemeinen in Relation zur spezifizierten Kommunikation zwischen den Prozessen und der Umgebung stehen, ist eine globale Analyse des Kommunikationsverhaltens Voraussetzung für eine sinnvolle prozeßlokale Betrachtung gegebener harter Zeitbedingungen und zur Detektion zeitkritischer Blöcke innerhalb des Gesamtsystems. Diese Analyse bietet außerdem die Grundlage, prozeßübergreifende Optimierungen während der Synthese durchführen zu können. Eine präzise Berücksichtigung des zielarchitekturspezifischen Zeitverhaltens führt zu einer gleichmäßigeren Auslastung der Takte im gesamten System und somit zu einer Optimierung der Taktfrequenz, die unmittelbar mit der Reaktionszeit des integrierten Steuerungssystems korreliert. Um dies zu erreichen, müssen insbesondere effiziente Abschätzverfahren entwickelt werden, die bereits in frühen Synthesephasen die Einflüsse der Verbindungslaufzeiten einschließlich der Multiplexer und des Steuerwerks unter Berücksichtigung der Zielarchitektur bestimmen können.