On Optimal Power-Aware Path Sensitization
On Optimal Power-Aware Path Sensitization
复制标题
关于最佳功率感知路径敏化
DOI：
10.1109/ats.2016.63
复制
发表时间：
2016
期刊：
影响因子：
--
通讯作者：
Ilia Polian
中科院分区：
文献类型：
--
作者：
Matthias Sauer;Jie Jiang;Sven Reimer;Kohei Miyase;Xiaoqing Wen;Bernd Becker;Ilia Polian
详细了解电路时序对于性能优化、时序收敛以及生成测试模式以检测小延迟缺陷至关重要。当输入转换应用于电路的输入时，产生的延迟不仅由传播路径决定，而且还受到电源噪声的影响。我们引入了一种路径敏化程序，可以精确控制路径周围电路区域的开关活动。该过程可以最大化或最小化切换活动，或将其设置为用户指定的值。我们研究了时序模型层次结构的精度与效率权衡，从粗略的零延迟假设到具有子周期分辨率的波形精确方法。我们首次提出了 MaxSAT 公式，该公式可保证源自转换和毛刺的开关活动的最大化或最小化，同时具有路径敏化。我们使用混合模式 IR 压降感知时序模拟器来验证生成的测试模式的质量。
Detailed knowledge of a circuit's timing is essential for performance optimization, timing closure, and generation of test patterns to detect small-delay defects. When an input transition is applied to the circuit's inputs, the resulting delay is not only determined by the propagation path, but also influenced by the power-supply noise. We introduce a path-sensitization procedure which precisely controls the switching activity in the circuit region surrounding the path. The procedure can maximize or minimize switching activity, or set it to a user-specified value. We study the accuracy-vs.-efficiency trade-offs for a hierarchy of timing models, from coarse zero-delay assumption to a waveform-accurate approach with sub-cycle resolution. For the first time, we present a MaxSAT formulation which guarantees maximization or minimization of switching activity, stemming from transitions and from glitches, simultaneously with path sensitization. We validate the quality of the generated test patterns using a mixed-mode IR-drop-aware timing simulator.
登录
查看更多内容
CMOS 组合电路中功耗的估计
DOI：
10.1109/cicc.1990.124782
发表时间：
1990
期刊：
IEEE Proceedings of the Custom Integrated Circuits Conference
影响因子：
--
作者：
S. Devadas;K. Keutzer;Jacob K. White
通讯作者：
Jacob K. White
可变延迟模型下组合 CMOS 电路中加权开关活动的最大化
DOI：
10.1109/edtc.1997.582422
发表时间：
1997
期刊：
Proceedings European Design and Test Conference. ED & TC 97
影响因子：
--
作者：
S. Manich;J. Figueras
通讯作者：
J. Figueras
CMOS VLSI 电路的电源和接地总线中与模式无关的最大电流估计：算法、信号相关性及其分辨率
DOI：
10.1109/43.402499
发表时间：
1995
期刊：
IEEE Trans. Comput. Aided Des. Integr. Circuits Syst.
影响因子：
--
作者：
H. Kriplani;F. Najm;I. Hajj
通讯作者：
I. Hajj
用于功率下降测试的多条件 SAT-ATPG
DOI：
10.1109/ets.2012.6233026
发表时间：
2012
期刊：
2012 17th IEEE European Test Symposium (ETS)
影响因子：
--
作者：
A. Czutro;M. Sauer;I. Polian;B. Becker
通讯作者：
B. Becker
MIRID：混合模式 IR 压降引起的延迟模拟器
DOI：
10.1109/ats.2013.41
发表时间：
2013
期刊：
2013 22nd Asian Test Symposium
影响因子：
--
作者：
Jie Jiang;M. Aparicio;M. Comte;F. Azaïs;M. Renovell;I. Polian
通讯作者：
I. Polian