Designing power-aware wrapper for multi-clock domain cores using clock domain partitioning
Designing power-aware wrapper for multi-clock domain cores using clock domain partitioning
复制标题
使用时钟域分区为多时钟域内核设计功耗感知包装器
DOI：
--
复制
发表时间：
2006
期刊：
影响因子：
--
通讯作者：
H.Fujiwara
中科院分区：
文献类型：
--
作者：
T.E.Yu;T.Yoneda;D.Zhao;H.Fujiwara
登录
查看更多内容
平均功率约束下嵌入式内核的多频包装设计和优化
DOI：
10.1145/1065579.1065615
发表时间：
2005
期刊：
Proceedings. 42nd Design Automation Conference, 2005.
影响因子：
--
作者：
Q. Xu;N. Nicolici;K. Chakrabarty
通讯作者：
K. Chakrabarty
多时钟域 SoC 的功耗受限测试调度
DOI：
10.1109/date.2006.244142
发表时间：
2006
期刊：
Proceedings of the Design Automation & Test in Europe Conference
影响因子：
--
作者：
T. Yoneda;Kimihiko Masuda;H. Fujiwara
通讯作者：
H. Fujiwara
用于测试具有多个时钟域的 IP 核的包装设计
DOI：
10.1109/date.2004.1268882
发表时间：
2004
期刊：
Proceedings Design, Automation and Test in Europe Conference and Exhibition
影响因子：
--
作者：
Qiang Xu;N. Nicolici
通讯作者：
N. Nicolici
通过安全捕获技术减少多时钟设计中的扫描测试数据量
DOI：
10.1109/test.2002.1041755
发表时间：
2002
期刊：
Proceedings. International Test Conference
影响因子：
--
作者：
V. Jain;J. Waicukauski
通讯作者：
J. Waicukauski
具有多个时钟的逻辑电路的全速内置测试
DOI：
10.1109/ats.2002.1181726
发表时间：
2002
期刊：
Proceedings of the 11th Asian Test Symposium, 2002. (ATS '02).
影响因子：
--
作者：
K. Hatayama;M. Nakao;Yasuo Sato
通讯作者：
Yasuo Sato