An All-Digital Duty-Cycle Corrector for Parallel High-Speed I/O Links
An All-Digital Duty-Cycle Corrector for Parallel High-Speed I/O Links
复制标题
用于并行高速 I/O 链路的全数字占空比校正器
DOI：
10.1109/norchip.2019.8906953
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
K. Hofmann
中科院分区：
文献类型：
--
作者：
N. Angeli;K. Hofmann
登录
查看更多内容
12.8 Gb/s/链路三模式单端内存接口
影响因子：
5.4
作者：
A. Amirkhany;Jason Wei;N. Mishra;Jie Shen;W. Beyene;Catherine Chen;T. Chin;D. Dressler;Charlie Huang;V. Gadde;M. Hekmat;K. Kaviani;H. Lan;P. Le;Mahabaleshwara;C. Madden;S. Mukherjee;L. Raghavan;Keisuke Saito;D. Secker;A. Sendhil;R. Schmitt;H. Fazeel;G. Srinivas;Ting Wu;C. Tran;A. Vaidyanath;K. Vyas;Ling Yang;Manish Jain;Ken Chang;Xingchao Yuan
通讯作者：
Xingchao Yuan
26.4 具有 22nm CMOS 数字时钟校准功能的 25.6Gb/s 差分和 DDR4/GDDR5 双模发送器
DOI：
10.1109/isscc.2014.6757506
发表时间：
2014
期刊：
2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC)
影响因子：
--
作者：
Tzu;G. Balamurugan;J. Jaussi;S. Hyvonen;J. Kennedy;Gokce Keskin;T. Musah;S. Shekhar;Rajesh Inti;Shreyas Sen;M. Mansuri;Clark Roberts;B. Casper
通讯作者：
B. Casper
精度为 250fs 的片上全数字延迟测量电路
DOI：
10.1109/vlsic.2012.6243808
发表时间：
2012
期刊：
2012 Symposium on VLSI Circuits (VLSIC)
影响因子：
--
作者：
M. Mansuri;B. Casper;F. O’Mahony
通讯作者：
F. O’Mahony
用于高速时钟相位和占空比测量的可扩展全合成相数转换器
DOI：
10.1109/iscas.2018.8351118
发表时间：
2018
期刊：
2018 IEEE International Symposium on Circuits and Systems (ISCAS)
影响因子：
--
作者：
N. Angeli;K. Hofmann
通讯作者：
K. Hofmann
具有数字下降沿调制器的 0.33–1 GHz 开环占空比校正器
DOI：
--
发表时间：
2018
期刊：
IEEE Transactions on Circuits and Systems - II - Express Briefs
影响因子：
--
作者：
Kyung;Sang;Sung Jin Kim;Dongsoo Lee;Sang;Kangyoon Lee
通讯作者：
Kangyoon Lee