Towards a Complete Methodology for Synthesizing Bundled-Data Asynchronous Circuits on FPGAs
Towards a Complete Methodology for Synthesizing Bundled-Data Asynchronous Circuits on FPGAs
复制标题
建立在 FPGA 上综合捆绑数据异步电路的完整方法
DOI：
10.1109/islped.2019.8824912
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
Nowick, Steven M.
中科院分区：
文献类型：
--
作者：
Bhardwaj, Kshitij;Mantovani, Paolo;Carloni, Luca P.;Nowick, Steven M.
异步电路作为传统同步设计方法的一种有前途的低功耗替代方案正在获得发展势头。特别是，单轨并行数据设计风格已经看到了显着的兴趣，无论是设计GALS系统和新兴领域的神经形态计算。然而，在商用FPGA上实现这些异步电路的研究非常有限，由于在这些设计中使用了相对时序约束以实现正确操作，因此这可能具有挑战性。本文提出了一种系统的CAD方法，有效地综合商业FPGA上的并行数据异步电路，实现了双重目标的目标实现：鲁棒性和高性能。该方法针对现有的Xilinx Vivado工具集。作为一个案例研究，两个异步NoC交换机原型Xilinx Virtex 7在28 nm：一个支持单播，另一个也处理组播。与基于FPGA的高性能同步交换机相比，前者显示出显著的能耗和空闲功耗改善，并具有一些性能优势。异步组播路由器也显示出有前途的能源和性能的结果。虽然NoC的案例研究，所提出的方法是通用的，可以用于其他的数据异步电路。
Asynchronous circuits are gaining momentum as a promising low-power alternative to the conventional synchronous design approaches. In particular, single-rail bundled-data design style has seen significant interest both for designing GALS systems and in the emerging area of neuromorphic computing. However, there has been only limited research on implementing these asynchronous circuits on commercial FPGAs, which can be challenging due to the use of relative timing constraints in these designs for correct operation. This paper proposes a systematic CAD methodology to synthesize efficiently bundled-data asynchronous circuits on commercial FPGAs, achieving a two-fold goal for the target implementation: robustness and high performance. The methodology is targeted to the existing Xilinx Vivado tool set. As a case study, two asynchronous NoC switches are prototyped on Xilinx Virtex 7 in 28 nm: one supporting unicast, and the other also handling multicast. The former shows significant energy and idle power improvements, with some performance benefits, over a high-performance synchronous FPGA-based switch. The asynchronous multicast router also shows promising energy and performance results. Although a NoC case study is used, the proposed approach is general and can be used for other bundled-data asynchronous circuits.
登录
查看更多内容
14nm FinFET 库中的异步 NoC 路由器：与工业同步对应物的比较
DOI：
10.23919/date.2017.7927084
发表时间：
2017
期刊：
Design, Automation & Test in Europe Conference & Exhibition (DATE), 2017
影响因子：
--
作者：
Weiwei Jiang;D. Bertozzi;Gabriele Miorandi;S. Nowick;W. Burleson;G. Sadowski
通讯作者：
G. Sadowski
使用同步设计工具在传统 FPGA 器件上对全局异步本地同步片上网络进行原型设计
DOI：
--
发表时间：
2006
期刊：
International Conference on Field-Programmable Logic and Applications
影响因子：
--
作者：
Xin Wang;T. Ahonen;J. Nurmi
通讯作者：
J. Nurmi
嵌入式可扩展平台中加速器的高级综合
DOI：
10.1109/aspdac.2016.7428012
发表时间：
2016
期刊：
2016 21st Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子：
--
作者：
Paolo Mantovani;G. D. Guglielmo;L. Carloni
通讯作者：
L. Carloni
SCAFFI：基于硬宏的片内FPGA异步接口
DOI：
--
发表时间：
2007
期刊：
ICCD
影响因子：
--
作者：
Julian J. H. Pontes;R. Soares;Ewerson Carvalho;F. Moraes;Ney Laert Vilar Calazans
通讯作者：
Ney Laert Vilar Calazans
异步片上网络的 FPGA 原型设计
DOI：
--
发表时间：
2008
期刊：
影响因子：
--
作者：
Jonas Lassen
通讯作者：
Jonas Lassen