A High-Voltage LDMOS Compatible With High-Voltage Integrated Circuits on p-Type SOI Layer
A High-Voltage LDMOS Compatible With High-Voltage Integrated Circuits on p-Type SOI Layer
复制标题
与p型SOI层高压集成电路兼容的高压LDMOS
DOI：
10.1109/led.2009.2028249
复制
发表时间：
2009-09
影响因子：
4.9
通讯作者：
Deng, Hao
中科院分区：
文献类型：
--
作者：
Lei, Tianfei;Qiao, Ming;Fang, Jian;Xu, Jing;Wang, Yuangang;Zhang, Bo;Xiao, Zhiqiang;Chen, Zhengcai;Li, Zhaoji;Gao, Huanmei;Zhang, Wei;Luo, Xiaorong;Deng, Hao
对p型绝缘体上硅(SOI)层上与高压集成电路(HVIC)兼容的高压n沟道LDMOS的击穿机理进行了理论和实验研究。该装置的特点是掩埋了n个岛。
Breakdown mechanism for a high-voltage n-channel LDMOS compatible with a high-voltage integrated circuit (HVIC) on a p-type silicon-on-insulator (SOI) layer is investigated theoretically and experimentally. The device is characterized by buried n-islands
登录
查看更多内容
影响因子：
3.1
作者：
Luo, Xiaorong;Zhang, Bo;Li, Zhaoji
通讯作者：
Li, Zhaoji
DOI：
10.1109/ispsd.2008.4538965
发表时间：
2008-05
期刊：
2008 20th International Symposium on Power Semiconductor Devices and IC's
影响因子：
--
作者：
T. Trajkovic;F. Udrea;C. Lee;N. Udugampola;V. Pafhirana;A. Mihaila;G. Amaratunga
通讯作者：
T. Trajkovic;F. Udrea;C. Lee;N. Udugampola;V. Pafhirana;A. Mihaila;G. Amaratunga
DOI：
10.1109/ispsd.2007.4294974
发表时间：
2007-05
期刊：
Proceedings of the 19th International Symposium on Power Semiconductor Devices and IC's
影响因子：
--
作者：
H. Sumida;K. Maiguma;N. Shimizu;H. Kobayashi
通讯作者：
H. Sumida;K. Maiguma;N. Shimizu;H. Kobayashi
DOI：
10.1109/iedm.2004.1419185
发表时间：
2004-12
期刊：
IEDM Technical Digest. IEEE International Electron Devices Meeting, 2004.
影响因子：
--
作者：
F. Udrea;T. Trajkovic;G. Amaratunga
通讯作者：
F. Udrea;T. Trajkovic;G. Amaratunga
DOI：
10.1109/ispsd.2008.4538895
发表时间：
2008-05
期刊：
2008 20th International Symposium on Power Semiconductor Devices and IC's
影响因子：
--
作者：
M. Qiao;Bo Zhang;Zhiqiang Xiao;Jian Fang;Zhaoji Li
通讯作者：
M. Qiao;Bo Zhang;Zhiqiang Xiao;Jian Fang;Zhaoji Li