ObfusGEM: Enhancing Processor Design Obfuscation Through Security-Aware On-Chip Memory and Data Path Design
ObfusGEM: Enhancing Processor Design Obfuscation Through Security-Aware On-Chip Memory and Data Path Design
复制标题
ObfusGEM：通过安全感知片上内存和数据路径设计增强处理器设计混淆
DOI：
10.1145/3422575.3422798
复制
发表时间：
2020
期刊：
影响因子：
--
通讯作者：
Michael Zuzak, University of
中科院分区：
文献类型：
--
作者：
Michael Zuzak, University of
大量的工作已经确定了在使用逻辑锁定（一系列模块级供应链安全技术）来保护处理器ic时，体系结构和应用程序级安全性的重要性。然而，先前的逻辑锁定研究建议只使用模块级别的考虑来配置逻辑锁定。为了开始我们的工作，我们在整个处理器IC中对模块中的逻辑锁定进行了系统的设计空间探索。该探索表明，无论使用何种锁定技术，仅考虑模块级别的锁定都不能保证架构/应用级别的安全性。为了解决这个问题，我们提出了一种工具驱动的安全意识方法来增强两个最有效的候选锁定位置，片上存储器和数据路径。我们表明，通过对片上存储器和数据路径体系结构进行微小的设计修改，可以以适度的设计开销指数级提高预先锁定技术的体系结构/应用程序级安全性。我们的设计空间探索和安全感知设计方法的基础是ObfusGEM，这是一个开源逻辑锁定仿真框架，与本工作一起发布，用于定量评估自定义处理器架构配置中逻辑锁定的体系结构有效性。
A sizable body of work has identified the importance of architecture and application level security when using logic locking, a family of module level supply chain security techniques, to secure processor ICs. However, prior logic locking research proposes configuring logic locking using only module level considerations. To begin our work, we perform a systematic design space exploration of logic locking in modules throughout a processor IC. This exploration shows that locking with only module level considerations cannot guarantee architecture/application level security, regardless of the locking technique used. To remedy this, we propose a tool-driven security-aware approach to enhance the 2 most effective candidate locking locations, on-chip memory and data path. We show that through minor design modifications of the on-chip memory and data path architecture, one can exponentially improve the architecture/application level security of prior locking art with only a modest design overhead. Underlying our design space exploration and security-aware design approach is ObfusGEM, an open-source logic locking simulation framework released with this work to quantitatively evaluate the architectural effectiveness of logic locking in custom processor architecture configurations.
登录
查看更多内容
Full-Lock：使用完全可配置逻辑和路由块进行混淆电路的 SAT 实例的硬分配
DOI：
--
发表时间：
2019
期刊：
DAC 2019
影响因子：
--
作者：
Kamali, Hadi Mardani;Zamiri Azar, Kimia;Homayoun, Houman;Sasan, Avesta
通讯作者：
Sasan, Avesta
一种基于门级故障行为的系统级故障注入方法
DOI：
--
发表时间：
2013
期刊：
IEEE International New Circuits and Systems Conference
影响因子：
--
作者：
R. Robache;Jean;C. Thibeault;Y. Savaria
通讯作者：
Y. Savaria
IBM POWER6 处理器的软错误恢复能力
DOI：
10.1147/rd.523.0275
发表时间：
2008
期刊：
IBM J. Res. Dev.
影响因子：
--
作者：
P. Sanda;J. W. Kellington;P. Kudva;R. Kalla;R. McBeth;J. Ackaret;Ryan Lockwood;J. Schumann;Christopher R. Jones
通讯作者：
Christopher R. Jones
DOI：
10.1109/tifs.2018.2850319
发表时间：
2019-02
影响因子：
6.8
作者：
Kaveh Shamsi;Travis Meade;M. Li;D. Pan;Yier Jin
通讯作者：
Kaveh Shamsi;Travis Meade;M. Li;D. Pan;Yier Jin
强抗SAT：安全有效的逻辑锁定
DOI：
--
发表时间：
2020
期刊：
IEEE International Symposium on Quality Electronic Design
影响因子：
--
作者：
Yuntao Liu;Michael Zuzak;Yang Xie;Abhishek Chakraborty;Ankur Srivastava
通讯作者：
Ankur Srivastava