Design and Measurements of Test Element Group Wafer Thinned to 10μm for 3D System in Package
Design and Measurements of Test Element Group Wafer Thinned to 10μm for 3D System in Package
复制标题
用于 3D 封装系统的晶圆减薄至 10μm 的测试元件组的设计和测量
DOI：
--
复制
发表时间：
2004
期刊：
影响因子：
--
通讯作者：
et al.
中科院分区：
文献类型：
--
作者：
Akihiro Ikeda;et al.
登录
查看更多内容
混合信号系统实施的成本和性能分析：片上系统还是封装系统？
DOI：
10.1109/tepm.2002.807721
发表时间：
2002
影响因子：
--
作者：
M. Shen;Lirong Zheng;H. Tenhunen
通讯作者：
H. Tenhunen
通过系统级封装实现 ASIC/存储器集成
影响因子：
--
作者：
R. Tsai;R. Lu;C. Lin;S. Chen;F. Tsai;K. Tseng
通讯作者：
K. Tseng
SIP(System-in-Package)技术考虑ASIC/Memory集成可靠性问题的研究
DOI：
10.1016/s0026-2714(03)00251-8
发表时间：
2003
期刊：
Microelectron. Reliab.
影响因子：
--
作者：
Yong;S. G. Kim;S. B. Lee;K. Rhee;T. Kim
通讯作者：
T. Kim
应变硅沟道异质结 p-MOSFET
影响因子：
1.7
作者：
G.A. Armstrong;C. K. Maiti
通讯作者：
C. K. Maiti
测量 MOSFET 的有效沟道长度
DOI：
10.1109/101.100256
发表时间：
1990
期刊：
IEEE Circuits and Devices Magazine
影响因子：
--
作者：
K. Ng;J. Brews
通讯作者：
J. Brews