An analysis on retention error behavior and power consumption of recent DDR4 DRAMs

An analysis on retention error behavior and power consumption of recent DDR4 DRAMs
复制标题

最新 DDR4 DRAM 的保留错误行为和功耗分析

DOI:
10.23919/date.2018.8342023
复制
发表时间:
2018
期刊:
2018 Design, Automation & Test in Europe Conference & Exhibition (DATE)
影响因子:
--
通讯作者:
N. Wehn
N. Wehn
中科院分区:
--
文献类型:
--
作者:
D. M. Mathew;M. Schultheis;C. C. Rheinländer;C. Sudarshan;M. Jung;C. Weis;N. Wehn

文献摘要

参考文献

被引文献

相似文献

分析 DDR3 DRAM 功率和保留时间的平台
DOI: 10.1109/mdat.2017.2705144
发表时间: 2017
期刊: IEEE Design & Test
影响因子: 2
作者:
M. Jung;D. Mathew;C. Rheinländer;C. Weis;N. Wehn
通讯作者: N. Wehn
SoC 中的高效可靠性管理 - 近似 DRAM 视角
DOI: 10.1109/aspdac.2016.7428043
发表时间: 2016
期刊: 2016 21st Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子: --
作者:
Matthias Jung;Deepak M. Mathew;C. Weis;N. Wehn
通讯作者: N. Wehn
23.2 5Gb/s/pin 8Gb LPDDR4X SDRAM,具有电源隔离 LVSTL 和带 2 芯片 ZQ 校准方案的分体芯片架构
DOI: --
发表时间: 2017
期刊: IEEE International Solid-State Circuits Conference
影响因子: --
作者:
Chang;Yoon;Jin;Junha Lee;Hye;Kihan Kim;Young;Ho;Jonghyuk Kim;Jong;Seungjun Shin;Hanna Park;Su;Young;Hoon Lee;Kyong;Jae;Hyo;Kyoung;Jung;Soobong Chang;H. Hwang;Du;Yoon;S. Hyun;Joonbae Park;Yoon;Youn;H. Kwon;Seung;T. Oh;Indal Song;Yong;J. Choi;Kwang;Seong;G. Jin
通讯作者: G. Jin
MPSoC 中 WIDE I/O DRAM 的保留时间测量和误码率建模
DOI: 10.7873/date.2015.0258
发表时间: 2015
期刊: 2015 Design, Automation & Test in Europe Conference & Exhibition (DATE)
影响因子: --
作者:
C. Weis;Matthias Jung;Peter Ehses;C. Santos;P. Vivet;Sven Goossens;Martijn Koedam;N. Wehn
通讯作者: N. Wehn
省略刷新:商品和宽 I/O DRAM 的案例研究
DOI: 10.1145/2818950.2818964
发表时间: 2015
期刊: Proceedings of the 2015 International Symposium on Memory Systems
影响因子: --
作者:
Matthias Jung;Éder F. Zulian;Deepak M. Mathew;M. Herrmann;Christian Brugger;C. Weis;N. Wehn
通讯作者: N. Wehn