Low power and high write speed SEU tolerant SRAM data cell design
Low power and high write speed SEU tolerant SRAM data cell design
复制标题
低功耗、高写入速度 SEU 容错 SRAM 数据单元设计
DOI：
10.1007/s11431-015-5929-6
复制
发表时间：
2015-10
期刊：
影响因子：
--
通讯作者：
SHAO ZhiBiao
中科院分区：
文献类型：
--
作者：
WANG Li;ZHANG GuoHe;ZENG YunLin;SHAO ZhiBiao
随着特征尺寸的缩小，单粒子翻转（SEU）等可靠性问题对于电路和系统设计人员来说变得非常严重，特别是对于那些从事存储器和锁存器设计的人员。本文提出了一种基于Quatro-10 T单元的改进的抗单粒子翻转数据单元设计。引入的单元通过削弱反馈回路中的关键晶体管来阻断瞬态故障的影响，从而增强了SEU耐受能力。仿真结果表明，我们提出的设计取得了明显的更高的弹性SEU和更好的性能，在速度和功耗的代价增加面积。所提出的电池是一个完全SEU免疫设计，其临界电荷量至少是Quatro-10 T电池的7倍，并且具有最低的功率延迟积。结果表明，该设计非常适合于高性能电路和系统设计。
As feature size scales down, reliability issues like single event upset (SEU) have become serious for circuit and system designers, especially for those who work on memory and latch designs. In this paper, an improved SEU tolerant data cell design based on the Quatro-10T cell is proposed. The introduced cell enhances the capability of SEU tolerance by weakening the key transistors in the feedback loop to block the effects of transient fault. Simulation results show that our proposed design achieves obvious higher resilience to SEU and better performance on speed and power dissipation at the expense of an increased area. The proposed cell is a fully SEU immune design with an amount of critical charge at least 7 times more than the Quatro-10T cell and has the lowest Power Delay Product. It shows that our design is very suitable in high-performance circuit and system design.
登录
查看更多内容
影响因子：
1.8
作者：
Calin, T;Nicolaidis, M;Velazco, R
通讯作者：
Velazco, R
影响因子：
3.7
作者：
Omana, Martin;Rossi, Daniele;Metra, Cecilia
通讯作者：
Metra, Cecilia
影响因子：
1.8
作者：
S. Whitaker;J. Canaris;K. Liu
通讯作者：
S. Whitaker;J. Canaris;K. Liu
DOI：
10.1109/isqed.2011.5770789
发表时间：
2011-03
期刊：
2011 12th International Symposium on Quality Electronic Design
影响因子：
--
作者：
Sudipta Sarkar;Anubhav Adak;Virendra Singh;K. Saluja;M. Fujita
通讯作者：
Sudipta Sarkar;Anubhav Adak;Virendra Singh;K. Saluja;M. Fujita
影响因子：
1.8
作者：
Jr. Leonard R. Rockett
通讯作者：
Jr. Leonard R. Rockett