权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

PARSIVAL: Parallel High-Throughput Simulations for Efficient Nanoelectronic Design and Test Validation

PARSIVAL：用于高效纳米电子设计和测试验证的并行高通量仿真

基本信息

批准号：
256517186
负责人：
Professor Dr. Hans-Joachim Wunderlich
金额：
--
依托单位：
Institut für Technische Informatik (ITI)
依托单位国家：
德国
项目类别：
Research Grants
财政年份：
2014
资助国家：
德国
起止时间：
2013-12-31 至 2017-12-31
项目状态：
已结题

来源：
https://gepris.dfg.de/gepris/projekt/256517186?language=en
关键词：
PARSIVAL Parallel Throughput Simulations Efficient

项目摘要

The project PARSIVAL will contribute new solutions to the grand validation challenges of highly scaled semiconductor systems by new models and algorithms designed for massively data-parallel many-core processor architectures like GPUs. The grand validation challenges do not only cover functional properties like the logical correctness but increasingly they also incorporate non-functional properties as temperature, power, vulnerability, robustness or aging. Besides the continuously growing gate count and complexity of semiconductors, the interdependencies and interplay between such functional and non-functional properties are beyond the capabilities of today's models and algorithms for general-purpose compute structures. The problem is aggravated as variability and indeterminism of nanoscaled semiconductors require statistic cross-layer approaches which reflect technology parameters even at highest abstraction levels.PARSIVAL will provide new models and algorithms for design and test validation which support an efficient execution on the most innovative data-parallel compute structures like GPUs. The models will allow detailed considerations at low level and they will elevate them to higher levels in order to provide insight and knowledge about the realistic system behavior. The new evaluation algorithms will exploit massive parallelism to cope with complex systems and the influence of external and internal variations and uncertainties.

PARSIVAL项目将通过为GPU等大规模数据并行众核处理器架构设计的新模型和算法，为高度扩展的半导体系统的重大验证挑战提供新的解决方案。大验证挑战不仅涵盖逻辑正确性等功能属性，而且越来越多地包含非功能属性，如温度，功率，脆弱性，鲁棒性或老化。除了不断增长的门数和半导体的复杂性之外，这种功能和非功能属性之间的相互依赖性和相互作用超出了当今通用计算结构的模型和算法的能力。由于纳米半导体的可变性和不确定性需要统计跨层方法来反映技术参数，即使在最高的抽象级别上，这个问题也会加剧。PARSIVAL将为设计和测试验证提供新的模型和算法，支持在最具创新性的数据并行计算结构（如GPU）上的高效执行。模型将允许在低级别进行详细考虑，并将其提升到更高级别，以提供有关实际系统行为的见解和知识。新的评估算法将利用大量的并行科普复杂的系统和外部和内部的变化和不确定性的影响。

项目成果

期刊论文数量（6）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

Logic/Clock-Path-Aware At-Speed Scan Test Generation for Avoiding False Capture Failures and Reducing Clock Stretch

逻辑/时钟路径感知的高速扫描测试生成，以避免错误捕获失败并减少时钟拉伸

DOI：
10.1109/ats.2015.25
发表时间：
2015
期刊：
2015 IEEE 24th Asian Test Symposium (ATS)
影响因子：
0
作者：
K. Asada;X. Wen;S. Holst;K. Miyase;S. Kajihara;M. A. Kochte;E. Schneider;H.-J. Wunderlich;J. Qian
通讯作者：
J. Qian

GPU-Accelerated Simulation of Small Delay Faults

DOI：
10.1109/tcad.2016.2598560
发表时间：
2017-05
期刊：
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
影响因子：
2.9
作者：
E. Schneider;M. Kochte;S. Holst;X. Wen;H. Wunderlich
通讯作者：
E. Schneider;M. Kochte;S. Holst;X. Wen;H. Wunderlich

High-Throughput Logic Timing Simulation on GPGPUs

GPGPU 上的高吞吐量逻辑时序仿真

DOI：
10.1145/2714564
发表时间：
2015
期刊：
ACM Trans. Design Autom. Electr. Syst.
影响因子：
0
作者：
Stefan Holst;Michael E. Imhof;Hans-Joachim Wunderlich
通讯作者：
Hans-Joachim Wunderlich

Analysis and mitigation or IR-Drop induced scan shift-errors

分析和缓解 IR-Drop 引起的扫描移位错误

DOI：
10.1109/test.2017.8242055
发表时间：
2017
期刊：
2017 IEEE International Test Conference (ITC)
影响因子：
0
作者：
S. Holst;E. Schneider;K. Kawagoe;M. A. Kochte;K. Miyase;H.-J. Wunderlich;S. Kajihara;X. Wen
通讯作者：
X. Wen

SWIFT: Switch-Level Fault Simulation on GPUs

SWIFT：GPU 上的开关级故障模拟

DOI：
10.1109/tcad.2018.2802871
发表时间：
2019
期刊：
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
影响因子：
2.9
作者：
E. Schneider;H.-J. Wunderlich
通讯作者：
H.-J. Wunderlich