液体プロセスによる新規低温半導体表面及びカットエッジパッシベーション

点击翻译按钮获取中文摘要

本研究プロジェクトは、高品質デバイス作製において極めて重要な課題である半導体の表面パッシベーションを低温で効率よく行う手法の開発を目的として立案 された。活性で欠陥の多いシリコン表面及びシリコン基板のカットのパッシベーションの実現を主たる目的とする。本目的達成の為に加熱水を用いた低温にして かつ簡便なパッシベーション手法が発案された。３年の計画の２年度は①単結晶シリコン基板のカットエッジのパッシベーションと②単結晶シリコン基板を試料に用いたMOS界面のパッシベーションの準備が計画された。①研究計画に基づき、100nm熱酸化膜コーティングされたn型 (100)面方位の単結晶シリコンを劈開カットして90℃、2時間の加熱水処理を行った。カット前、シリコンの小数キャリヤライフタイムは3.2msと大きかったが、カットにより0.69msに低下した。カット面に欠陥が発生し、小数キャリヤ再結合速度が2000cm/sと大きくなったことによる。これに対し、加熱水処理により欠陥の低減に成功し、小数キャリヤ再結合速度は50cm/sに低減した。さらに試料を大気中で300℃の加熱処理を行ったが再結合速度は低いままであり、加熱水処理の耐熱性を確認した②研究計画に基づき、MOSキャパシタのC-V測定を可能にする高周波キャパシタンス測定装置を組み立てた。装置の構成は試料を設置して閉回路を形成するためのプローバー、バイアス電圧を印加して高周波変調電圧を重畳するSMUキャパシタンス測定器とこれをコントロールするソフトウェアからなる。