Investigation on the interface states at strained Si/SiO2 interfaces formed on Si(110) substrates

点击翻译按钮获取中文摘要

我々の研究グループは(110)面を表面に有する伸長歪みシリコンにおいて正孔移動度が大幅に増大することを理論・実験により示してきた。実験結果は理論予測の妥当性を裏付けており、480 cm2/Vs（室温）の実効正孔移動度を報告した。この結果はシリコン系半導体の性能的限界が従来考えられてきたものより遥かに高いレベルにあることを示している。実験に用いている試料では、表面の凹凸が大きく、平坦性を向上させることで更に移動度を向上させることができると考えられる。R4年度の研究では、表面ラフネスと界面準位密度との関係を検証した。分子線エピタキシー法で形成した歪みシリコン／シリコン・ゲルマニウム／シリコン(110)構造上に化学気相成長法でシリコン酸化膜を堆積し、アルミ電極を蒸着してMOS構造を作製した。測定はLCRメータを用い、静電容量とコンダクタンスの周波数・バイアス電圧依存性を記録し、コンダクタンス法による界面準位密度の分析を試みた。その結果、原子間力顕微鏡による表面ラフネスと界面準位密度との間に正の相関が明瞭に見られた。静電容量・コンダクタンスは界面準位だけでなくヘテロ界面でのキャリアの挙動にも影響されるため、結果については検証が必要である。このため、別の手法で界面準位密度を見積もり、比較する。具体的には、MOSFET構造におけるCV法とゲート印加ホール測定法による電荷の相違から界面電荷を見積もる方法を検討している。また、シリコン・ゲルマニウム中の面欠陥の分布状況について透過型電子顕微鏡を用いて調べた。面欠陥はシリコン・ゲルマニウムの歪み緩和プロセスによって生じ、電気特性や表面形状に影響する。分析の結果、２つの方位をもつ面欠陥同士が交差しながら空間的には均一に分布する場合と、交差を避けるように不均一に分布する場合が存在することが明らかとなった。