化合物半導体MIS界面準位に関するピンニング・スポット面内分布モデル

点击翻译按钮获取中文摘要

本研究の目的は、III-V化合物半導体metal-insulator-semiconductor(MIS)構造の界面準位分布に関する「ピンニング・スポット面内分布(Dps)モデル」を、理論解析とSi超薄膜界面層(Si ICL)構造を用いた実験により定量的に検証することにあり、次の成果を得た。(重)従来界面準位は、面内で均一分布すると仮定されてきた。DSPモデルでは、界面準位分布は面内でナノスケール尺度の不均一性をもち、強いフェルミ準位ピンニングを引き起こすスポット状の領域「ピンニング・スポット」と、ピンニングが弱くバイアスにより電子蓄積層や反転電子層が形成され得るピンニング・フリー領域が共存すると考える。このモデルから期待されるMISアドミタンスのバイアス・周波数・温度依存性を定式化し、コンピュータを用い数値計算を行った。(2)化合物半導体およびsi ICLをMBE成長し、そのsi ICL一部をラジカル窒化したGaAsおよびInGaAsのSi ICL制御MIS試料を作製し、そのアドミタンスのバイアス・周波数・温度依存性を測定した。(3)Si ICLMIs試料について、バンド端フォトルミネセンス(PL)量子効率の励起光強度依存性を非接触測定し、その結果をポーランド・シレジアン工科大学物理学科のアダモヴィッチ教授の協力を得てコンピュータ解析し、マクロな界面準位密度(D_<it>)分布を決定した。(4)C-V法とPL法によるマクロなD_<it>分布がよく一致する一方、MISアドミタンスのバイアス・周波数・温度依存性は、通常のSi Mos理論では全く説明できず、DPSモデルではじめて定量的に説明可能であることを見出した。(5)MBE成長III-V表面やSi成長表面の走査プローブSTM/STS測定も、試料のナノスケールでのDitの面内不均一分布を直接的に示した。(6)GaAsでは、ピンニング・スポット発生を最小化するSi ICLのMBE成長最適膜厚は、5-6monolayer(ML)であるが、スポット発生は完全には抑制できない。一方、InGaAsでは、5-6MLのSiICLにより、スポットがほぼ完全に除去できることが判明した。この差異は電荷中性準位の位置の違いで説明できる。