化合物半導体横方向ヘテロ接合の創成とその電子デバイスへの応用

1．ナノシートトンネルFETの基礎としてナノシートFETの作製をおこなった。過去の報告で電流特性が得られたものは、ナノシートの裏面には電極が形成されていなかったが、メタルALDによりチャネル全体をすべて囲んだ形状のメタルゲートでの形成を行えるようになり、その構造でのトランジスタ動作も確認したが、電流がとれておらず、移動度が低下していることが明らかになった。ALDによるTiNと通常のAu/Ni電極の間にスパッタによりタングステンを入れることで改善することを平面MOSFETで明らかにした。現在、ナノシートFETでの確認を行っているところである。2．GaAsSbの再成長層をソースにし、チャネル層とその横方向で接触したトンネルFETを作製した。再成長において形成されるマスク上の多結晶はされたが、マスク高さを成膜厚さより厚くし、再成長後のマスク除去により削除でき、トランジスタ動作が確認された。トランジスタ特性においてはｐ形GaAsSbソース層によるアンバイポーラ的な動作特性を確認した。3.CBipolar回路の基礎となるラテラルHBTについて、特に特性を決めると考えられるpnpラテラルHBTについて、デバイスシミュレーションおよびそれに基づいた回路シミュレーションを行った。デバイスシミュレーションとしては、電流利得190と最大電流密度として11mA/um2を400mVという低い電源電圧で確認し、またpnpトランジスタを正負を入替えた特性のnpnトランジスタを用いてCBipolar回路シミュレーションを行い300mVという低い電源電圧でも4psという高速動作が得られることを示した。

1．ナノシートトンネルFETの基礎としてナノシートFETの作製をおこなった。過去の報告で電流特性が得られたものは、ナノシートの裏面には電極が形成されていなかったが、メタルALDによりチャネル全体をすべて囲んだ形状のメタルゲートでの形成を行えるようになり、その構造でのトランジスタ動作も確認したが、電流がとれておらず、移動度が低下していることが明らかになった。ALDによるTiNと通常のAu/Ni電極の間にスパッタによりタングステンを入れることで改善することを平面MOSFETで明らかにした。現在、ナノシートFETでの確認を行っているところである。2．GaAsSbの再成長層をソースにし、チャネル層とその横方向で接触したトンネルFETを作製した。再成長において形成されるマスク上の多結晶はされたが、マスク高さを成膜厚さより厚くし、再成長後のマスク除去により削除でき、トランジスタ動作が確認された。トランジスタ特性においてはｐ形GaAsSbソース層によるアンバイポーラ的な動作特性を確認した。3.CBipolar回路の基礎となるラテラルHBTについて、特に特性を決めると考えられるpnpラテラルHBTについて、デバイスシミュレーションおよびそれに基づいた回路シミュレーションを行った。デバイスシミュレーションとしては、電流利得190と最大電流密度として11mA/um2を400mVという低い電源電圧で確認し、またpnpトランジスタを正負を入替えた特性のnpnトランジスタを用いてCBipolar回路シミュレーションを行い300mVという低い電源電圧でも4psという高速動作が得られることを示した。