权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

撮像速度・画素数・光感度・記録枚数積従来比１００倍以上を目指した高速撮像素子

一种高速图像传感器，旨在将成像速度、像素数、感光度和记录图像数量比传统产品提高 100 倍以上。

基本信息

批准号：
19J11127
负责人：
鈴木学
金额：
$ 1.09万
依托单位：
Tohoku University
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2019
资助国家：
日本
起止时间：
2019-04-25 至 2021-03-31
项目状态：
已结题

项目摘要

撮像速度・解像度・光感度・記録枚数の性能を飛躍的に高めた高速撮像素子を創出するために，1億コマ/秒以上の撮像速度と大規模な冷却装置を必要としない低消費電力性能を両立する信号読出し技術，記録枚数を向上させる高密度アナログメモリ集積技術，高光感度を実現する高速電荷収集フォトダイオード技術の研究に取り組んだ。本年度は，製造コストを抑えつつ撮像速度と記録枚数を同時に向上する実装形態を検討した。本課題の実装形態として，受光部を有する画素基板とメモリ基板とを画素毎に電気的接続を有する3次元積層技術を用いて積層する構造を構想しているが，この構成は開発・製造コストが高い。単一基板上の画素に高密度メモリアレイを内蔵することで低コストでの性能向上が可能となり，より早期の社会実装が期待される。プレナー型プロセスを用いて，面積48μm×48μmの正方画素内に256個の高密度アナログメモリを搭載した80×81画素のCMOS撮像素子を設計・試作した。画素上を画素駆動信号線・メモリ選択信号線が通過することによる光感度の低下に対処するため，高速電荷収集フォトダイオードの端部から電荷収集部までの最大長さを保ちつつ面積を拡大し，高速電荷収集性能と光感度向上の両立を実現した。通常動作モードで撮像速度5000万コマ/秒，256コマ記録の性能を実証した。昨年度までに開発したバーストCDS動作を適用すれば，1億コマ/秒の撮像速度で動作できる。また，試作で得られた知見をもとに，積層構造での性能を検討し，画素ピッチ28μm，640×480画素の場合，撮像速度1億コマ/秒，252コマ記録の性能を実現できる見通しを得た。これらの成果を博士学位論文にまとめた。以上の結果より，次世代型高速撮像素子の創出のための基礎を築いた。

Imaging speed, resolution, optical sensitivity, number of records, performance improvement, high speed pixel generation, imaging speed of more than 100 million pixels per second, large-scale cooling device, low power consumption, performance improvement, signal output technology, number of records, high density, integration technology, Research on High Speed Charge Collection Technology for High Light Sensitivity This year, the production speed, the number of records, and the installation mode were discussed. The present invention relates to a method for manufacturing a light receiving part, wherein the light receiving part comprises a pixel substrate, a light receiving part, a three-dimensional multilayer structure, and a light receiving part. High pixel density on a single substrate, low pixel density, high pixel density, low pixel density, low pixel 256 high-density CMOS pixels with an area of 48μm×48μm are designed and tested for use in the design of CMOS pixels with 80×81 pixels. The pixel signal line on the pixel is selected from the signal line through which the photosensitivity is low. The maximum length of the charge collector at the end of the high-speed charge collector is large. The area of the charge collector is large. The performance of the high-speed charge collector and the photosensitivity are high. Normal operation speed 50 million C/s, 256 C recording performance Last year's development of CDS operation was applied, and the imaging speed was 100 million feet per second. The performance of multilayer structure is discussed. In the case of 28μm, 640×480 pixels, the imaging speed is 100 million C/s, and the recording performance of 252 C is realized. The results of the doctoral dissertation are as follows: As a result, the next generation of high-speed pixel creation and foundation building