撮像速度・画素数・光感度・記録枚数積従来比１００倍以上を目指した高速撮像素子

撮像速度・解像度・光感度・記録枚数の性能を飛躍的に高めた高速撮像素子を創出するために，1億コマ/秒以上の撮像速度と大規模な冷却装置を必要としない低消費電力性能を両立する信号読出し技術，記録枚数を向上させる高密度アナログメモリ集積技術，高光感度を実現する高速電荷収集フォトダイオード技術の研究に取り組んだ。本年度は，製造コストを抑えつつ撮像速度と記録枚数を同時に向上する実装形態を検討した。本課題の実装形態として，受光部を有する画素基板とメモリ基板とを画素毎に電気的接続を有する3次元積層技術を用いて積層する構造を構想しているが，この構成は開発・製造コストが高い。単一基板上の画素に高密度メモリアレイを内蔵することで低コストでの性能向上が可能となり，より早期の社会実装が期待される。プレナー型プロセスを用いて，面積48μm×48μmの正方画素内に256個の高密度アナログメモリを搭載した80×81画素のCMOS撮像素子を設計・試作した。画素上を画素駆動信号線・メモリ選択信号線が通過することによる光感度の低下に対処するため，高速電荷収集フォトダイオードの端部から電荷収集部までの最大長さを保ちつつ面積を拡大し，高速電荷収集性能と光感度向上の両立を実現した。通常動作モードで撮像速度5000万コマ/秒，256コマ記録の性能を実証した。昨年度までに開発したバーストCDS動作を適用すれば，1億コマ/秒の撮像速度で動作できる。また，試作で得られた知見をもとに，積層構造での性能を検討し，画素ピッチ28μm，640×480画素の場合，撮像速度1億コマ/秒，252コマ記録の性能を実現できる見通しを得た。これらの成果を博士学位論文にまとめた。以上の結果より，次世代型高速撮像素子の創出のための基礎を築いた。

撮像速度・解像度・光感度・記録枚数の性能を飛躍的に高めた高速撮像素子を創出するために，1億コマ/秒以上の撮像速度と大規模な冷却装置を必要としない低消費電力性能を両立する信号読出し技術，記録枚数を向上させる高密度アナログメモリ集積技術，高光感度を実現する高速電荷収集フォトダイオード技術の研究に取り組んだ。本年度は，製造コストを抑えつつ撮像速度と記録枚数を同時に向上する実装形態を検討した。本課題の実装形態として，受光部を有する画素基板とメモリ基板とを画素毎に電気的接続を有する3次元積層技術を用いて積層する構造を構想しているが，この構成は開発・製造コストが高い。単一基板上の画素に高密度メモリアレイを内蔵することで低コストでの性能向上が可能となり，より早期の社会実装が期待される。プレナー型プロセスを用いて，面積48μm×48μmの正方画素内に256個の高密度アナログメモリを搭載した80×81画素のCMOS撮像素子を設計・試作した。画素上を画素駆動信号線・メモリ選択信号線が通過することによる光感度の低下に対処するため，高速電荷収集フォトダイオードの端部から電荷収集部までの最大長さを保ちつつ面積を拡大し，高速電荷収集性能と光感度向上の両立を実現した。通常動作モードで撮像速度5000万コマ/秒，256コマ記録の性能を実証した。昨年度までに開発したバーストCDS動作を適用すれば，1億コマ/秒の撮像速度で動作できる。また，試作で得られた知見をもとに，積層構造での性能を検討し，画素ピッチ28μm，640×480画素の場合，撮像速度1億コマ/秒，252コマ記録の性能を実現できる見通しを得た。これらの成果を博士学位論文にまとめた。以上の結果より，次世代型高速撮像素子の創出のための基礎を築いた。