权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Studies on Reliability Enhancement of Reconfigurable Integrated Circuits in the IoT Era

物联网时代可重构集成电路可靠性增强研究

基本信息

批准号：
18K11220
负责人：
大竹哲史
金额：
$ 2.75万
依托单位：
Oita University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2018
资助国家：
日本
起止时间：
2018-04-01 至 2024-03-31
项目状态：
已结题

项目摘要

本研究では，補助事業期間で①高位設計からの劣化テスト機構組込み，②劣化情報取得と信頼性予測，③劣化情報を用いた高信頼化合成の3つの研究項目およびその全体統合を行う．令和4年度は前年度に引き続きすべての研究項目に取り組んだ．①については，昨年度に検討した，時間ディジタル変換回路（ＴＤＣ）を具体的な回路例に適用し，フィールドプログラマブルゲートアレイ（ＦＰＧＡ）上に実装した．劣化情報取得実験までは進めなかったが，FPGAの表面温度を変化させたときに，その影響を遅延として観測することができた．②については，昨年度に提案した，組込み自己テスト（ＢＩＳＴ）において通常動作よりも高速のクロックを用いたテスト（ＦＴＡＳＴ）により動作マージンを測定するための機構を評価した．ＦＴＡＳＴを用いると，動作マージン測定対象経路よりも大きな遅延を持つ経路が活性化されることがあり，その応答がＢＩＳＴ結果の署名に入ってしまうと対象経路の動作マージン測定が正しく行えない場合がある．提案法は対象経路よりも遅延の大きな活性化経路のフェイル情報が署名に入らないよう，その応答をマスクするものである．提案機構は定性的にはこれを実現することはできるが，ベンチマーク回路を用いた実験では，その実現のためのデータ量が大きくなり，ＢＩＳＴでは現実的ではなく，改善の余地があることがわかった．③については，前年度に具体的なＩｏＴアプリケーションを設定し，そのエッジ処理のためのアルゴリズムを高位合成により回路として設計した．本年度はＦＰＧＡに実装した回路の評価を行い，研究会発表，国際会議への投稿を行った．

This study is aimed at: (1) high-level design of degradation mechanism,(2) acquisition of degradation information and reliability prediction,(3) utilization of degradation information,(4) synthesis of degradation information, and (5) overall integration of research projects. The research project of the first four years of this year is divided into three groups. (1) In the past year, the time limit for the conversion circuit (TDC) was determined. The specific circuit example was applied to the FPGA. The degradation information is obtained from the FPGA's surface temperature. 2. In the past year, the proposal was made, and the group included its own station (BIST). In the past year, the group included its own station (FTAST). In the past year, the group included its own station (BIST). In the past year, the group included its own station (FTAST). In the group included its own station (FTAST The signature of the BIST result is entered into the action of the image circuit. The proposed method is to sign and reply to the information on the active circuit. The proposal organization's qualitative analysis shows that there is room for improvement. 3. In the past year, the specific IoT configuration was set, and the high-level synthesis was designed. This year, FPGA implementation and loop evaluation were conducted, research meetings were held, international conferences were held, and contributions were made.