Studies on Reliability Enhancement of Reconfigurable Integrated Circuits in the IoT Era
物联网时代可重构集成电路可靠性增强研究
基本信息
- 批准号:18K11220
- 负责人:
- 金额:$ 2.75万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Scientific Research (C)
- 财政年份:2018
- 资助国家:日本
- 起止时间:2018-04-01 至 2024-03-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
本研究では,補助事業期間で①高位設計からの劣化テスト機構組込み,②劣化情報取得と信頼性予測,③劣化情報を用いた高信頼化合成の3つの研究項目およびその全体統合を行う.令和4年度は前年度に引き続きすべての研究項目に取り組んだ.①については,昨年度に検討した,時間ディジタル変換回路(TDC)を具体的な回路例に適用し,フィールドプログラマブルゲートアレイ(FPGA)上に実装した.劣化情報取得実験までは進めなかったが,FPGAの表面温度を変化させたときに,その影響を遅延として観測することができた.②については,昨年度に提案した,組込み自己テスト(BIST)において通常動作よりも高速のクロックを用いたテスト(FTAST)により動作マージンを測定するための機構を評価した.FTASTを用いると,動作マージン測定対象経路よりも大きな遅延を持つ経路が活性化されることがあり,その応答がBIST結果の署名に入ってしまうと対象経路の動作マージン測定が正しく行えない場合がある.提案法は対象経路よりも遅延の大きな活性化経路のフェイル情報が署名に入らないよう,その応答をマスクするものである.提案機構は定性的にはこれを実現することはできるが,ベンチマーク回路を用いた実験では,その実現のためのデータ量が大きくなり,BISTでは現実的ではなく,改善の余地があることがわかった.③については,前年度に具体的なIoTアプリケーションを設定し,そのエッジ処理のためのアルゴリズムを高位合成により回路として設計した.本年度はFPGAに実装した回路の評価を行い,研究会発表,国際会議への投稿を行った.
This study is aimed at: (1) high-level design of degradation mechanism,(2) acquisition of degradation information and reliability prediction,(3) utilization of degradation information,(4) synthesis of degradation information, and (5) overall integration of research projects. The research project of the first four years of this year is divided into three groups. (1) In the past year, the time limit for the conversion circuit (TDC) was determined. The specific circuit example was applied to the FPGA. The degradation information is obtained from the FPGA's surface temperature. 2. In the past year, the proposal was made, and the group included its own station (BIST). In the past year, the group included its own station (FTAST). In the past year, the group included its own station (BIST). In the past year, the group included its own station (FTAST). In the group included its own station (FTAST The signature of the BIST result is entered into the action of the image circuit. The proposed method is to sign and reply to the information on the active circuit. The proposal organization's qualitative analysis shows that there is room for improvement. 3. In the past year, the specific IoT configuration was set, and the high-level synthesis was designed. This year, FPGA implementation and loop evaluation were conducted, research meetings were held, international conferences were held, and contributions were made.
项目成果
期刊论文数量(7)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Compacted Seed Generation for Built-in Self-Diagnosis of Delay Faults
用于延迟故障内置自诊断的压实种子生成
- DOI:
- 发表时间:2019
- 期刊:
- 影响因子:0
- 作者:Yuta Nakano;Satoshi Ohtake
- 通讯作者:Satoshi Ohtake
胎児心音常時モニタリングシステムのハードウェア実装
胎心音连续监护系统的硬件实现
- DOI:
- 发表时间:2023
- 期刊:
- 影响因子:0
- 作者:Yota Kurokawa;Toshihiro Katsuta;and Masaru Fukushi;手良向聡;松永 裕介;舩越雅,大竹哲史
- 通讯作者:舩越雅,大竹哲史
A Built-In Self-Diagnostic Mechanism for Delay Faults Based on Self-Generation of Expected Signatures
基于预期特征自生成的内置延迟故障自诊断机制
- DOI:10.1109/ats47505.2019.000-4
- 发表时间:2019
- 期刊:
- 影响因子:0
- 作者:Hiramoto Yushiro;Ohtake Satoshi;Takahashi Hiroshi
- 通讯作者:Takahashi Hiroshi
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
大竹 哲史其他文献
機械学習を用いたフェールチップ判別における適用識別器と判別確度の決定法
使用机器学习确定失效芯片判别准确度的适用分类器和方法
- DOI:
- 发表时间:
2017 - 期刊:
- 影响因子:0
- 作者:
柚留木 大地;大竹 哲史;中村 芳行 - 通讯作者:
中村 芳行
制約付きテスト生成を用いたスキャンBIST のLFSR シード生成法
使用约束测试生成扫描 BIST LFSR 种子生成方法
- DOI:
- 发表时间:
2013 - 期刊:
- 影响因子:0
- 作者:
森保 孝憲;大竹 哲史 - 通讯作者:
大竹 哲史
FPGAにおける細粒度動的部分再構成機構の実装とその電力評価
细粒度动态部分重配置机制在FPGA上的实现及其功耗评估
- DOI:
- 发表时间:
2012 - 期刊:
- 影响因子:0
- 作者:
森保 孝憲;大竹 哲史;鯉渕 道紘;上田晋寛,河本尚輝,土肥慶亮,柴田裕一郎,小栗 清 - 通讯作者:
上田晋寛,河本尚輝,土肥慶亮,柴田裕一郎,小栗 清
大竹 哲史的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('大竹 哲史', 18)}}的其他基金
Studies on instruction-level self-degradation detection mechanism and automated test program generation for processors
处理器指令级自退化检测机制及自动化测试程序生成研究
- 批准号:
23K11035 - 财政年份:2023
- 资助金额:
$ 2.75万 - 项目类别:
Grant-in-Aid for Scientific Research (C)
大規模・高性能VLSIのレジスタ転送レベルにおけるテスト容易化設計に関する研究
大规模高性能VLSI寄存器传输级可测试性设计研究
- 批准号:
17700062 - 财政年份:2005
- 资助金额:
$ 2.75万 - 项目类别:
Grant-in-Aid for Young Scientists (B)
大規模・高性能VLSIの遅延故障に対するテスト容易化設計に関する研究
大规模、高性能VLSI延迟故障的可测性设计研究
- 批准号:
12780226 - 财政年份:2000
- 资助金额:
$ 2.75万 - 项目类别:
Grant-in-Aid for Encouragement of Young Scientists (A)
テスト容易性を考慮した高位合成に関する研究
考虑可测试性的高级综合研究
- 批准号:
98J08598 - 财政年份:1998
- 资助金额:
$ 2.75万 - 项目类别:
Grant-in-Aid for JSPS Fellows