权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

大規模・高性能VLSIのレジスタ転送レベルにおけるテスト容易化設計に関する研究

大规模高性能VLSI寄存器传输级可测试性设计研究

基本信息

批准号：
17700062
负责人：
大竹哲史
金额：
$ 2.24万
依托单位：
Nara Institute of Science and Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2005
资助国家：
日本
起止时间：
2005 至 2007
项目状态：
已结题

项目摘要

VLSIのテストを可能にするためにはテスト容易化設計が必須であるが、テスト容易化により過剰なテストを強いる場合があり、その場合には歩留ま劣化という重大な問題を引き起こす場合がある。昨年度から、テスト容易化に伴う相反する問題を両面から扱っている。最近の微細化により、製造ばらつきにる遅延故障が問題になっているが、この場合物理的な欠陥によって引き起こされる故障ではないため、今後さらに過剰テストを考慮した遅延故障テストが必要になると考えられるため、レジスタ転送(RT)レベルからの過剰テスト緩和に重点を置いた。本年度は、昨年度に引き続き、これまでに提案したRTレベル回路の縮退故障に対するテスト容易化設計の改良に関する考察を行った。さらに、昨年度提案した均一ビット幅データパス向けの遅延故障に対するテスト容易化設計法を、不均一ビット幅データパスして適用するための、遅延故障に対するビット幅調整機能を実現する機構についても研究を行った。今年度の成果として得られた遅延故障に対するビット幅調整機構では、テストパターンの印加可能性を下げてハードウェアオーバヘッドを抑えたため、任意の遅延テストを印加できない。これについては今後も改良を継続する必要がある。過剰テストの緩和においては、昨年度に得られた冗長手法では対応できなかったRTレベル回路モデルにも対応した。具体的には、RTレベルにおける回路の冗長性を、RTレベルの回路の構造情報に加え、さらに上流の高位合成段階で得られる回路の機能情報を用いることにより、RTレベルで完全に探索できなかった機能情報を補完し、従来法では扱えなかった回路構造上の冗長聖判定を可能とした。

VLSI technology can be easily designed, but it must be easily designed, and it must be easily designed. It's easy to get rid of problems like this. Recently, miniaturization, production, delay, failure, problem, problem. This year, we have conducted an investigation on the improvement of the system design for the reduction of faults in the RTL circuit. In addition, the research on the mechanism of uniform amplitude adjustment and delay fault adjustment was carried out in the past year. This year's results have been achieved by adjusting the amplitude of the system and the probability of failure. This is the first time I've ever seen you. In the past, we have been working hard to improve the quality of our products. The detailed circuit structure information is added to the circuit structure information, and the circuit function information is obtained from the upper synthesis stage. The circuit function information is completely explored. The circuit structure is determined by the method.