ＦＰＧＡを用いた正確で高速なメニーコアエミュレーション

使用 FPGA 进行准确、快速的多核仿真

• 批准号: 17J09956
• 负责人: CHU THIEM VAN
• 金额: $ 1.09万
• 依托单位: Japan Advanced Institute of Science and Technology (2018)Tokyo Institute of Technology (2017)
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2017
• 资助国家: 日本
• 起止时间: 2017-04-26 至 2019-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-17J09956/
• 关键词: メニーコア; NoC; FPGA; エミュレーション

これまでにメニーコアシステムのコア間通信のためのインフラストラクチャであるチップ内ネットワーク（Network-on-Chip，NoC）を中心にして，メニーコアエミュレーションシステムを研究開発した．平成29年度に，実際のアプリケーションでの一般的なトラフィックパターンの数学的モデリングに基づいたsynthetic workloadをサポートするNoCエミュレーションシステムを開発した．提案システムは，最大で16,384ノードのNoCを対象とでき，一般のソフトウェアシミュレータと比較して同じ結果を提供しながら5,000倍以上の高速を達成している．この成果を国際論文誌ACM Transactions on Reconfigurable Technology and Systemsに投稿し，採録・掲載されている．平成30年度に，平成29年度に開発したエミュレーションシステムを拡張して，実際のシステム等から記録されたトレースデータに基づいたtrace-driven workloadをサポートする高速エミュレーション手法を提案し，評価を行った．提案手法を使用することにより，エミュレーション性能へのオフチップDRAMアクセスタイムの影響をほとんどなくすることができた．この成果は平成30年8月に国際会議The 28th International Conference on Field-Programmable Logic and Applicationsで発表した．また，メニーコアプロセッサのフルシステムの挙動のようにメッセージ間の依存性を保証するエミュレーション手法を提案しました．現在この手法を実装・評価している．更に，開発したFPGAエミュレーションシステムの活用事例として，2次元メッシュネットワークのための新しいアルゴリズムの設計と評価を行った．この成果は論文誌に投稿中である．

The research and development of this system is carried out in the center of Network-on-Chip (NoC). In 2009, the development of the basic synthetic workload was initiated. The maximum NoC target is 16,384, and the average NoC target is 5,000 times higher than the maximum NoC target. ACM Transactions on Reconfigurable Technology and Systems In 2009, the company started to develop high-speed trace-driven workload management system, which was developed in 2009 and evaluated in 2009. The proposed method uses the following parameters: The 28th International Conference on Field-Programmable Logic and Applications. A proposal is made for a solution to the problem of the dependency of the system. Now, this is the way to go. In addition, the development of FPGA design and evaluation of FPGA design and application of FPGA design and evaluation of FPGA design. The results of this paper are published in the journal.

项目成果

Enhanced Long Edge First Routing Algorithm and Evaluation in Large-Scale Networks-on-Chip

大规模片上网络中的增强型长边优先路由算法和评估

• 发表时间: 2017
• 作者: Chu Thiem Van;Myeonggu Kang;Shi FA;Kise Kenji
• 通讯作者: Kise Kenji

Fast and Cycle-Accurate Emulation of Large-Scale Networks-on-Chip Using a Single FPGA

使用单个 FPGA 对大规模片上网络进行快速且周期精确的仿真

• DOI: 10.1145/3151758
• 发表时间: 2017
• 期刊: ACM Transactions on Reconfigurable Technology and Systems
• 影响因子: 2.3
• 作者: Thiem Van Chu;Shimpei Sato and Kenji Kise
• 通讯作者: Shimpei Sato and Kenji Kise

An Effective Architecture for Trace-Driven Emulation of Networks-on-Chip on FPGAs

• DOI: 10.1109/fpl.2018.00078
• 发表时间: 2018-08
• 期刊: 2018 28th International Conference on Field Programmable Logic and Applications (FPL)
• 作者: Thiem Van Chu;Kenji Kise