ＦＰＧＡを用いた正確で高速なメニーコアエミュレーション

点击翻译按钮获取中文摘要

これまでにメニーコアシステムのコア間通信のためのインフラストラクチャであるチップ内ネットワーク（Network-on-Chip，NoC）を中心にして，メニーコアエミュレーションシステムを研究開発した．平成29年度に，実際のアプリケーションでの一般的なトラフィックパターンの数学的モデリングに基づいたsynthetic workloadをサポートするNoCエミュレーションシステムを開発した．提案システムは，最大で16,384ノードのNoCを対象とでき，一般のソフトウェアシミュレータと比較して同じ結果を提供しながら5,000倍以上の高速を達成している．この成果を国際論文誌ACM Transactions on Reconfigurable Technology and Systemsに投稿し，採録・掲載されている．平成30年度に，平成29年度に開発したエミュレーションシステムを拡張して，実際のシステム等から記録されたトレースデータに基づいたtrace-driven workloadをサポートする高速エミュレーション手法を提案し，評価を行った．提案手法を使用することにより，エミュレーション性能へのオフチップDRAMアクセスタイムの影響をほとんどなくすることができた．この成果は平成30年8月に国際会議The 28th International Conference on Field-Programmable Logic and Applicationsで発表した．また，メニーコアプロセッサのフルシステムの挙動のようにメッセージ間の依存性を保証するエミュレーション手法を提案しました．現在この手法を実装・評価している．更に，開発したFPGAエミュレーションシステムの活用事例として，2次元メッシュネットワークのための新しいアルゴリズムの設計と評価を行った．この成果は論文誌に投稿中である．