Development of Highly Efficient Ising Computer by Hardware and Algorithm Co-design

硬件与算法协同设计开发高效智能计算机

• 批准号: 18J15077
• 负责人: 山本 佳生
• 金额: $ 1.22万
• 依托单位: Hokkaido University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2018
• 资助国家: 日本
• 起止时间: 2018-04-25 至 2020-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-18J15077/
• 关键词: 組合せ最適化問題; イジングモデル; シミュレーテッドアニーリング; 確率的セルラオートマトン

組合せ最適化問題を磁性体のモデルであるイジングモデルの基底状態探索に帰着させることで効率良く最適解を解くアプローチが存在する。中でも金属工学におけるアニーリングに習ったイジングモデル の基底状態探索マシンはアニーリングプロセッサと呼ばれる。アニーリング プロセッサは、ハードウェア上に実装するイジングモデル のネットワークから局所結合型と全結合型の2種類に分類される。本研究では、それぞれ2種類のプロセッサに対して全結合イジングモデル を超高効率に解くアプローチに関してハードウェアとアルゴリズムの強調設計により研究を実施した。局所結合型プロセッサでは、前年度に投稿した時分割多重処理機構を持つ疎結合プロセッサがIEICE英論文誌に掲載された。このアプローチはスピンの増加に対してスケーラビリティが高いという特徴がある。全結合型プロセッサでは、前年度末より実施しているハードウェアの並列度を高める新しいアルゴリズムである確率的セルラーオートマトンに基づくアルゴリズムとそのハードウェアアーキテクチャのASIC化を引き続き実施、チップ評価を行なった後、集積回路の基幹学会であるISSCC2020にて成果発表を行なった。試作したチップの評価から提案手法は、従来研究では解くことが困難であった問題を解くことを可能にし、既存の全結合イジングモデルの基底状態探索マシンと比較して、解精度、実行速度、電力効率の点で大きく改善が見られることがわかった。本研究は、より詳細な評価を行いJSSCにも投稿予定である。以上の成果から、大規模かつ複雑な組合せ最適化問題を超高効率で解くアニーリング プロセッサの開発という目的を達成したと考えられる。

The optimization problem of combination is to explore the basic state of magnetic materials, and to solve the optimal problem of combination. In the middle of the metal engineering, the base state of the metal engineering is explored. The classification of the two types of the hybrid type and the fully hybrid type is as follows: This study was carried out on the basis of two kinds of design methods: one is to solve the problem of high efficiency, the other is to solve the problem of high efficiency, the other is to solve the problem of high efficiency. The combination of the office type and the previous year's submission time division multiple processing mechanism is disclosed in the IEICE English Journal. This is the first time I've seen a woman's face. The results of ISSCC2020 are presented after the implementation and evaluation of the integrated circuit's basic structure. Try to make a comment on the proposal method, to study the problem, to solve the problem. This study is a detailed review of JSSC's contributions. The above results are from large-scale optimization problems with high efficiency.

项目成果

FPGA-Based Annealing Processor with Time-Division Multiplexing

• DOI: 10.1587/transinf.2019pap0002
• 发表时间: 2019-12
• 期刊: IEICE Trans. Inf. Syst.
• 作者: Kasho Yamamoto;M. Ikebe;T. Asai;M. Motomura;Shinya Takamaeda-Yamazaki

STATICA: A 512-spin 0.25M-weight full-digital annealing processor with a near-memory all-spin-updates-at-once architecture for combinatorial optimization with complete spin-spin interactions

STATICA：512 次自旋 0.25M 重量的全数字退火处理器，具有近内存全自旋一次更新架构，可实现具有完整自旋-自旋交互的组合优化

• 发表时间: 2020
• 作者: Yamamoto K.;Ando K.;Mertig N.;Takemoto T.;Yamaoka M.;Teramoto H.;Sakai A.;Takamaeda-Yamazaki S.;and Motomura M.
• 通讯作者: and Motomura M.