不純物揺らぎによる特性ばらつきを抑えたデルタドープ型MOSデバイスに関する研究

抑制杂质波动引起的特性变化的δ掺杂MOS器件的研究

• 批准号: 09224205
• 负责人: 平本 俊郎
• 金额: $ 1.34万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research on Priority Areas
• 财政年份: 1997
• 资助国家: 日本
• 起止时间: 1997 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-09224205/
• 关键词: デルタドープMOSFET; レトログレードチャネルMOSFET; 不純物の統計的揺らぎ; しきい値電圧; スケーリング; 微細化; VLSI

VLSIデバイスは性能向上のため急速に微細化しているが、微細化が進むと各種ばらつきが特性に大きく影響を及ぼすようになる。特に、チャネル中の不純物数の統計的な揺らぎは本質的な問題である。これは、サイズが全く同じデバイスであっても、デバイス中に存在する不純物の数は一定ではなく、統計的にばらつくという問題である。この不純物数の揺らぎがそのままデバイスの特性ばらつきとなる。このようなばらつきはデバイスが微細化するほど顕著になることは自明であり、将来のVLSIデバイスの限界を決める要因になりうる。本研究では、不純物揺らぎによる特性ばらつきを抑制する方法として、デルタドープ型MOSデバイスを提案した。このデバイスは、チャネル部分が高不純物濃度の下層と低濃度の上層の2層で構成されており、最近のディープサブミクロンデバイスで主流となりつつあるレトログレードチャネル構造をモデル化した構造である。まず、解析的にデルタドープMOSFETのしきい値電圧を求め、通常の均一ドープMOSFETと比較してデルタドープMOSFETは不純物揺らぎによるしきい値電圧ばらつきが本質的に小さい構造であることを明らかにした。また、低濃度層膜厚と高濃度層不純物濃度を適当にバランスさせることにより、しきい値電圧ばらつきを一定に保ったままデルタドープMOSFETを微細化する新しいスケーリング法を開発した。以上の結果から、デルタドープMOSFETは、短チャネル効果を抑えつつしかも不純物揺らぎを抑えることができ、将来のサブ0.1μm世代の有望なVLSIデバイスデバイスであることを明らかにした。

VLSI デ バ イ ス は performance up の た め rapid に ultra-micronization model.the し て い る が and ultra-micronization model.the が into む と various ば ら つ き が features large に き く influence を and ぼ す よ う に な る. The な problem である of the essence of the <s:1> impurity count <e:1> statistics in に and チャネ チャネ である. こ れ は, サ イ ズ が full く with じ デ バ イ ス で あ っ て も, デ バ イ ス に exist す る impurity content の number は certain で は な く, statistical に ば ら つ く と い う problem で あ る. The number of <s:1> <s:1> impure substances <e:1> is らぎがそ, ままデバ, <s:1>, ス, and the characteristics are ばら,, となる, and となる. こ の よ う な ば ら つ き は デ バ イ ス が ultra-micronization model.the す る ほ ど 顕 the に な る こ と は self-evident で あ り, future の VLSI デ バ イ ス の limit を definitely め る by に な り う る. This study で は, impurity content 揺 ら ぎ に よ る features ば ら つ き を inhibit す る method と し て, デ ル タ ド ー プ type MOS デ バ イ ス を proposal し た. こ の デ バ イ ス は, チ ャ ネ ル が high impurity concentration の と low concentration の upper の lower layer 2 で constitute さ れ て お り, recently の デ ィ ー プ サ ブ ミ ク ロ ン デ バ イ ス で mainstream と な り つ つ あ る レ ト ロ グ レ ー ド チ ャ ネ ル tectonic を モ デ ル change し た tectonic で あ る. ま ず, parsing に デ ル タ ド ー プ MOSFET の し き い numerical electric 圧 を め, usually の uniform ド ー プ MOSFET と compare し て デ ル タ ド ー プ MOSFET は impurity content 揺 ら ぎ に よ る し き い numerical electric 圧 ば ら つ き が nature に small さ い tectonic で あ る こ と を Ming ら か に し た. ま た layer of film thickness, low concentration と high concentration layer is not pure concentration を appropriate に バ ラ ン ス さ せ る こ と に よ り, し き い numerical electric 圧 ば ら つ き を certain に protect っ た ま ま デ ル タ ド ー プ MOSFET を ultra-micronization model.the す る new し い ス ケ ー リ ン グ method を open 発 し た. の above results か ら, デ ル タ ド ー プ MOSFET は, short チ ャ ネ ル unseen fruit を え suppression つ つ し か も impurity content 揺 ら ぎ を え suppression る こ と が で き, future の サ ブ の is expected to 0.1 mu m generation な VLSI デ バ イ ス デ バ イ ス で あ る こ と を Ming ら か に し た.

项目成果

平本俊郎: "不純物揺らぎによるしきい値電圧ばらつきを考慮したデルタドープ型MOSFETのスケーリング" 重点領域研究「極限集積化シリコン知能エレクトロニクス」公開シンポジウム論文集. (発行予定). (1998)

Toshiro Hiramoto：“考虑到杂质波动导致的阈值电压变化的 Delta 掺杂 MOSFET 的缩放”优先领域研究“最终集成硅智能电子”公共研讨会论文集（即将出版）（1998 年）。

高宮 真: "低消費電力用完全空乏型SOI MOSFETのスケーリング指針とBulk MOSFETとの比較" 電子情報通信学会技術研究報告. SDM97・115. 87-94 (1998)

Makoto Takamiya：“低功耗全耗尽型 SOI MOSFET 的缩放指南以及与体 MOSFET 的比较”IEICE 技术报告 87-94 (1998)。

Makoto Takamiya: "Deep Sub-0.1μm Fully Depleted SOI MOSFET's with Ultra-Thin Silicon Filmand Thick Buried Oxide for Low-Power Applications" Proceedings of 1997 International Semiconductor Device Research Symposium. 215-218 (1997)

Makoto Takamiya：“用于低功耗应用的具有超薄硅膜和厚埋氧化物的深亚 0.1μm 全耗尽 SOI MOSFET”，1997 年国际半导体器件研究研讨会论文集 215-218 (1997)。

高宮真: "極薄膜SOI層を有する超低消費電力用ディープサブ0.1μm MOSFET" 電子情報通信学会論文誌. J81-C-II,3(発行予定). (1998)

Makoto Takamiya：“具有超薄 SOI 层的深亚 0.1μm MOSFET，可实现超低功耗”，电子、信息和通信工程师学会汇刊，3（即将出版）。