MOS構造を有する単一電子デバイスの作製とそのCMOSチップへの集積化の研究

点击翻译按钮获取中文摘要

本研究の目的は,Si単一電子デバイスを将来の超低消費電力デバイスととらえ,従来のVLSI MOSデバイスと単一電子デバイスが将来同一チップ上に集積する技術を確立することである.単一電子デバイスは,電子1個で動作する究極のデバイスであり,従来,金属や化合物半導体で研究が行われてきた.本研究では,既存のVLSIとの融合と共存を考慮して,Siで単一電子デバイスの試作評価を行った.本年度の成果は以下の通りである.(1)VLSIプロセスと互換性のあるプロセスを用いて,リソグラフィ限界を越えたSi極細量子細線を作製する技術を開発した.最小線幅は10nm以下である.(2)このプロセスを用いて極微細MOSFETを作製し,室温において単一電子トンネルによるクーロンブロッケード振動を観測すること成功した.(3)本デバイスを詳細に評価した結果,チャネルが複数のドットに分裂していることを明らかにした.ドット間の量子効果カップリングを考慮することにより,低温における電気伝導が,共鳴トンネル的伝導と熱励起型ホッピング伝導に区別できることを明らかにした.(4)上記のリソグラフィ限界を越えた細線作製プロセスを用い,T字構造や十字構造の作製に成功した.これらの構造をデバイスに応用すると,端子数が多いのでより多くの機能をもったデバイスが期待できる.また,これらの構造は集積化に適していることを明らかにし,単一電子デバイスをVLSIチップに集積するための基礎検討を行った.