2重ゲート極微細MOSトランジスタによる単電子制御

使用双栅极超细 MOS 晶体管的单电子控制

基本信息

批准号：
09233221
负责人：
横山新
金额：
$ 1.02万
依托单位：
Hiroshima University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research on Priority Areas
财政年份：
1997
资助国家：
日本
起止时间：
1997 至无数据
项目状态：
已结题

项目摘要

平成9年度は、平成8年度に我々が提案した二重ゲート極微細MOSトランジスタの室温での電気伝導特性のシミュレーションを行なうとともに、トランジスタを作製する要素技術の開発を行なった。二次元デバイスシミュレータを用いてトランジスタのポテンシャル形状の計算を行い、電子がトンネル可能な幅数nm、高さ数百meVのトンネル障壁がサイドウォール及び上部ゲート直下に形成可能であることを明らかにした。その障壁の高さは二重ゲートの二つのゲート電圧を変化させることにより制御可能であることが分かった。このトンネル障壁構造を理想的な一次元モデルとして取り扱い、トンネル電流の計算が可能なプログラムを作成し、室温でのトンネル電流の計算を行なった。その結果、10nmオーダのサイズの量子ドットを作製することにより、トンネル電流がゼロ電圧近傍で抑圧されるクーロンブロッケード現象が生じることがわかった。しかし、10^<17>/cm^3のSi基板濃度では熱励起電流がトンネル電流より大きいため、クーロンブロッケード効果は室温では観測困難である。我々は基板濃度を5×10^<18>/cm^3まで高くすることにより熱励起電流を減少させることが可能であることを見い出し、この問題を解決した。二重ゲート極微細MOSトランジスタ作製のための要素技術を確立するための実験を行なった。このトランジスタの作製において最も重要な要素技術は電子ビームリソグラフィーを用いて100nm以下のラインを描画する技術である。近接効果を用いることにより、100nmライン幅の描画技術を確立した。量子ビームリソグラフィーとアッシングによるレジストパターンの縮小技術を用いることによって40nm程度のゲート加工を実現した。

1997年，我们模拟了我们在1996年提出的双门超铁MOS晶体管的电导率特性，并开发了用于制造晶体管的元素技术。使用二维设备模拟器，计算了晶体管的电势形状，表明可以直接在侧壁和上门下方形成几个NM宽和几百MeV高的隧道屏障。发现屏障的高度可以通过改变双门的两个门电压来控制。该隧道屏障结构被视为理想的一维模型，并创建了能够计算隧道电流的程序，并在室温下计算了隧道电流。结果，发现通过制造10 nm阶的量子点，发生了库仑封锁现象，其中隧道电流被抑制在零电压附近。但是，在10^<17>/cm^3的Si底物浓度下，热激发电流大于隧道电流，因此在室温下很难观察到库仑阻滞效应。我们通过发现可以通过将底物浓度提高到5×10^<18>/cm^3来降低热激发电流来解决此问题。我们进行了一个实验，以建立用于制造双门超细MOS晶体管的组成技术。该晶体管制造中最重要的元素技术是使用电子束光刻画出以下100 nm的线。通过使用接近效应，已经建立了具有100 nm线宽度的绘图技术。通过使用量子束光刻和肌肉使用抵抗模式还原技术来实现大约40 nm的栅极处理。