Signal Integrity of Nano-Scale interconnect and Circuit

纳米级互连和电路的信号完整性

• 批准号: 18063008
• 负责人: MASU Kazuya
• 金额: $ 67.84万
• 依托单位: Tokyo Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research on Priority Areas
• 财政年份: 2006
• 资助国家: 日本
• 起止时间: 2006 至 2009
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-18063008/
• 关键词: ナノ配線; シグナル・インテグリティ; インテグリティ; 揺らぎ; ばらつき; シグナルインテグリティ; ばらっき

Nano-scale MOSFET has enabled a great number of circuit elements can be integrated into a single chip. So far, MOSFET has been miniaturized according to a scaling scheme, however, the chip size has not been reduced because more functions is required to be implemented on one chip; interconnect delays of long wires limit digital circuit performance. Interconnect design is a never-ending issue with CMOS LSI. For long wiring, we have developed transmission line interconnect (TLI).In this project, we have developed (1) estimation of interconnect resource of nano-CMOS based on interconnect wire length distribution, (2) modeling of novel interconnect structure such as periodic scheme, multi-port analysis for cross-talk modeling, etc., (3) de-embedding method up to 100GHz which is essential in ultra high speed nano-CMOS circuit, (4) high-speed, low-latency, low-power, energy-efficient transmission line interconnect, which has been designed, fabricated and evaluated on 180nm, 90nm, and 65nm CMOS, and small area, low power, high-speed on-chip SER/DES circuits, (5) comparison of interconnect performance of transmission line, optical and wireless interconnects.

纳米级MOSFET使得大量的电路元件可以集成到单个芯片上。到目前为止，MOSFET已经根据缩放方案小型化，然而，芯片尺寸并没有减小，因为需要在一个芯片上实现更多的功能；长导线的互连延迟限制了数字电路的性能。互连设计是CMOS LSI的一个永无止境的问题。对于长距离布线，我们开发了传输线互连（TLI）。在本项目中，我们开发了(1)基于互连线长度分布的纳米cmos互连资源估算，(2)新型互连结构的建模，如周期方案、串音建模的多端口分析等，(3)超高速纳米cmos电路中必不可少的高达100GHz的去嵌入方法，(4)高速、低延迟、低功耗、节能的传输线互连，并已设计完成。在180nm、90nm、65nm CMOS和小面积、低功耗、高速片上SER/DES电路上制作并评价；(5)传输线、光、无线互连的互连性能比较。

项目成果

CMOSインバータ型高利得広帯域RF可変増幅回路の検討

CMOS反相器型高增益宽带射频可变放大器电路的研究

• 发表时间: 2010
• 作者: 大鶴基格;中島智也;天川修平;石原昇;益一哉
• 通讯作者: 益一哉

pHセンサ用ISFET特性のモデリング

pH 传感器 ISFET 特性建模

• 发表时间: 2009
• 作者: 藤原琢;石原昇;天川修平;田追裕貴;野村聡;小西敏文;町出克之;益一哉
• 通讯作者: 益一哉

Two-Dimentional Moment Method for Analyzing Current Distribution of a Ceramic Capacitor

分析陶瓷电容器电流分布的二维矩法

• 发表时间: 2009
• 作者: K.Yamanaga;S.Amakawa;T.Sato;K.Masu
• 通讯作者: K.Masu

2. 展示名:「高性能Si RF-CMOS集積回路の開発」出展者:東京工業大学統合研究院益研究室展示会: Microwave Workshop and Exhibition (MWE2007), November 28-30, 2007, Yokohama

2. 展览名称：“高性能Si RF-CMOS集成电路的开发” 参展单位：东京工业大学综合研究所、Masu实验室 展览：微波研讨会及展览（MWE2007），2007年11月28-30日，横滨

On-Chip Yagi-Uda Antenna for Horizontal Wireless Signal Transmission in Stacked Multi Chip Packaging

用于堆叠多芯片封装中水平无线信号传输的片上八木宇田天线

• 发表时间: 2007
• 期刊: Japanese Journal of Applied Physics Vol.46 No.4A(4月に掲載決定)
• 作者: Kazuma Ohashi;Tackya Yammouch;Makoto Kimura;Hiroyuki Ito;Kenichi Okada;Kazuhisa Itoi;Masakazu Sato;Tatsuya Ito;Ryozo Yamauchi;Kazuya Masu
• 通讯作者: Kazuya Masu