SiO_2薄膜に埋め込まれた金属・半導体ナノ結晶の電気伝導特性に関する研究

本研究は、ナノメーターサイズの粒子を用い、室温付近の高温でクーロンブロッケードやクーロンステアケースといった単電子トンネリング現象を示す構造を作製することを目的としています。これまでに、同時スパッタリング法により、Au,Ag,Ge,Si等のナノメーターサイズの結晶を埋め込んだSiO_2薄膜を作成し、その断面方向の電流-電圧特性について研究を行ってきました。本年度は、以下の2つのテーマについて研究を行いました。(1)ナノ結晶のサイズを小さくすることにより、単電子トンネリング現象の発現する温度を高くする。(2)Siナノ結晶へ不純物(P)のドーピングを行い、単電子トンネリング現象への影響を調べる。(1)のテーマに関しては、Siナノ結晶のサイズを2nm程度まで小さくすることにより、室温付近でもクーロンステアケースを示す試料を作成することに成功しました。(2)のテーマに関しては、Pをドーピングすることにより、ドーピングしていない場合に比べて非常に単純で明瞭なクーロンステアケースが現れることを明らかにしました。この原因として、Pドーピングにより、ナノ結晶中に十分な数の自由電子が供給されたこと(Pドーピングを行っていない場合は、ナノ結晶中の自由電子の数はほとんど0であると考えられる)及び、ナノ結晶とSiO_2マトリックスの界面の欠陥が減少すること(発光測定より界面のダングリングボンドの減少を確認)を考えています。

本研究は、ナノメーターサイズの粒子を用い、室温付近の高温でクーロンブロッケードやクーロンステアケースといった単電子トンネリング現象を示す構造を作製することを目的としています。これまでに、同時スパッタリング法により、Au,Ag,Ge,Si等のナノメーターサイズの結晶を埋め込んだSiO_2薄膜を作成し、その断面方向の電流-電圧特性について研究を行ってきました。本年度は、以下の2つのテーマについて研究を行いました。(1)ナノ結晶のサイズを小さくすることにより、単電子トンネリング現象の発現する温度を高くする。(2)Siナノ結晶へ不純物(P)のドーピングを行い、単電子トンネリング現象への影響を調べる。(1)のテーマに関しては、Siナノ結晶のサイズを2nm程度まで小さくすることにより、室温付近でもクーロンステアケースを示す試料を作成することに成功しました。(2)のテーマに関しては、Pをドーピングすることにより、ドーピングしていない場合に比べて非常に単純で明瞭なクーロンステアケースが現れることを明らかにしました。この原因として、Pドーピングにより、ナノ結晶中に十分な数の自由電子が供給されたこと(Pドーピングを行っていない場合は、ナノ結晶中の自由電子の数はほとんど0であると考えられる)及び、ナノ結晶とSiO_2マトリックスの界面の欠陥が減少すること(発光測定より界面のダングリングボンドの減少を確認)を考えています。