Low-power and high-reliability design of analog integrated circuit based on order statistics

点击翻译按钮获取中文摘要

本研究では，アナログ回路の順序統計に基づく設計方法を提案し，アナログ集積回路の低消費エネルギー化と長寿命化を両立させる．従来の特性ばらつきと経年劣化の対策に特殊回路や回路大面積化などが採用され，大きなエネルギー損が発生する．本研究では，ばらつきと経年劣化の両方の対策を順序統計の応用により実現する手法を研究する．順序統計に基づく設計では多数の小面積の部品から，特性の順位に基づいて必要な部品のみを選択する．順位は大小関係の診断のみで行うことができるため，安価なディジタル技術でチップ上に実装可能である．以上を達成するために，本年度では順序統計に基づく設計手法について次の検討を行った．高速フラッシュ型AD変換回路を対象にコンパレータ回路のオフセット電圧のばらつきを65nmプロセスに試作したチップを用いて定量的に評価した．255個のコンパレータのオフセット電圧の分布を評価し，温度によってオフセット電圧の変化率の統計情報を取得した．オフセット電圧の温度依存性の統計情報は貴重なものであり，従来その定量的な報告がなかった．測定した結果をテスト技術に関する国際学会であるICMTSにて発表を行った．発表内容はベストペーパに選ばれるほどテスト分野の人々に高く評価された．次に，コンパレータのオフセット電圧を参照電圧として活用する低消費電力のフラッシュ型AD変換回路の設計及び実測による評価を行った．オフセット電圧を参照電圧として活用するために，多数のコンパレータから目標の参照電圧と等しいオフセット電圧を持つコンパレータを選択する必要があり，その選択手法に順序統計の応用を提案している．本年度は，その順序統計に基づいた選択手法によるAD変換回路の最適化手法を提案した，回路系の国際学会であるNEWCASにて論文発表を行った．発表した内容は高く評価され，IEEE論文誌の特集号に招待された．