組合せ論理回路のテスト集合の圧縮手法に関する研究

点击翻译按钮获取中文摘要

組合せ論理回路の単一縮退故障に対するテストパターン集合(テスト集合)を求める問題は,故障の検出可能性の判定を効率化するアルゴリズムの発展により,高速化が可能になってきた.その一方で,回路が大規模になるに従い,生成されるテスト集合の大きさが問題となってきている.本研究では,まず,1万ゲートを越えるような大規模回路に対して,現実的な計算時間で回路のテストサイズの下界を求める手法について考察した.大きなテストサイズの下界を見つけることにより,それらの情報を小さなテスト集合の生成に役立てることができ,得られたテスト集合の大きさを評価することが可能となる.次に,与えられた回路に対して,小さなテスト集合を生成する手法を提案した.提案手法に含まれる二重検出法により,得られたテスト集合に含まれるすべての不必要なテストベクトルを識別できるため,そのテスト集合を常に極小にすることができる.また,これまでに提案されている手法も改良することで,その効果をより高めることができる.これらの手法をプログラム化し,ベンチマーク回路を用いて実験した結果,与えられた回路に対する最小か最小に近い大きさのテスト集合を得ることができた.また,本手法により生成された圧縮テスト集合は多重縮退故障のテストパターンを生成する時にも有効であることを示すことができた.更に,圧縮テスト集合の生成と冗長除去による回路簡単化を同時に行う手法を提案し,目的のことなるこれら二つの処理を効果的に行うことができることを示した.