視覚障害者用白杖のための三次元計測用超音波センサ

点击翻译按钮获取中文摘要

前年度からの課題であったセンサ作製工程の安定化を目指し、下部電極Pt/Tiを一切パターニングせず、また上部電極にAuを用いてウェットエッチングでパターニングを行うプロセスを開発した。通常、酸化物上にAuを製膜する際には密着性を上げるために薄いCr層を形成するが、我々のPZT薄膜の場合はCr層により電気特性が劣化し、またCr層無しでも作製工程中およびその後の特性測定の過程でも電極の剥離が見られないことを確認したので、上部電極としてはAu単膜でセンサを作製した。これにより従来のプロセスに比べて、リフトオフ工程を含まない分時間が短縮でき、またプロセスが安定して歩留まりの向上を達成できた。センサ構造の改良として、ゾルゲルPZT薄膜の結晶化時の体積収縮による引張り応力を利用してダイアフラム撓みの軽減を試みた。従来から作製していたものに比べて約二倍の厚み(1.96μm)のPZT層をもつセンサを作製し、ダイアフラム撓みを計測したところ、最大撓み量で0.5μm程度と従来の約1/10に軽減できていることがわかった。このようにして静的撓みを軽減したセンサにおいて共振周波数分布を測定したところ、1チップ49素子のうち出力信号の得られた48素子の共振周波数が±3%の範囲内に収まり、また±1%以内に30素子が得られた。これにより、静的撓みの軽減が共振周波数ばらつきの低減に結びつくことが確認され、また実際に2μm程度の膜厚のPZT薄膜により実用上十分な数の素子について共振周波数が十分揃ったアレイを構成しうることがわかった。実際にアレイセンサシステムを白杖に取り付けることを考えると、実験段階で用いているオシロスコープ等の大型機器に頼る計測系では非現実的である。そこで、システム全体の小型化を考慮して、信号処理部分をADコンバータICとFPGAを用いて構成した。Verilog-HDLによりプログラムを記述してFPGAに書き込み、これまでPCのみで行っていた信号処理の大部分をFPGAで行うこととした。これによりPCへのデータ転送量を大幅に減らすことができ、リアルタイムに動く物体を検知することも可能となった。現状では最終的な物体位置表示としてPCを用いているが、回路規模的には全ての処理をFPGA内で行うことも十分可能で、将来、点字ディスプレイ等と組み合わせることにより視覚障害者用の補助具としての実用化も可能であると考えられる。