単結晶シリコン選択成長による生体電位計測用スマート極微細多電極チップ形成の研究

本研究では、選択VLS(Vapor-Liquid-Solid)成長技術を用いた挿入型Siプローブ電極と制御回路を集積化したスマート神経電位測定チップを提案し、その実現に必要な基礎技術を確立した。平成12年度脳の皮質から神経細胞までの距離は数ミリメートル程度あり、十分に長いSiプローブの成長が課題であった。実験開始当初、2時間で10μm程度の長さのプローブが成長したが、より高い成長圧力に対応した装置構成に変更することで、従来の約10倍の成長速度を得られた。また、成長温度の低温化に関して、最低500℃でのプローブ成長を確認した。よって、集積回路との一体化をより低温・短時間で行うことで、回路へのダメージが少ない成長技術を確立できたと言える。また、VLS成長時には成長の核としてAuドットを用いるが、デバイス特性変動などの悪影響を引き起こす懸念があった。そこでVLS成長時のAu拡散によるMOSFET特性への影響を調査した結果、デバイスへの悪影響は全く無視できる程度と確認された。よってプローブの最適形成条件、一体化に適したMOSFET製作工程を確立することができたといえる。平成13年度シリコン電極の基礎的電気的特性(絶縁性、抵抗)と成長条件、不純物ドーピング条件との関係を把握し、設計、試作条件を完成させるべく、リンの拡散炉で不純物拡散を行った。1150℃における液体拡散源を用いたリン拡散工程によって、プローブの抵抗率を4桁以上低減できることを確認することができた。抵抗値としては100Ω以下のものが得られており、生体信号を検出するプローブとしては十分低抵抗のものが実現できる見通しを得た。VLS成長によるCMOSの信頼性テストとして、試作したMOSスイッチ回路とワイヤーを、繰り返しパルス信号印加・計測装置を用いて信号測定を行い、トランジスタとワイヤーの劣化を評価した。その結果、繰り返しパルス印加によるワイヤー特性の劣化は見られず、金ドーピングされたシリコンワイヤーの電気的な不安定性については問題ないとの結論を得た。

本研究では、選択VLS(Vapor-Liquid-Solid)成長技術を用いた挿入型Siプローブ電極と制御回路を集積化したスマート神経電位測定チップを提案し、その実現に必要な基礎技術を確立した。平成12年度脳の皮質から神経細胞までの距離は数ミリメートル程度あり、十分に長いSiプローブの成長が課題であった。実験開始当初、2時間で10μm程度の長さのプローブが成長したが、より高い成長圧力に対応した装置構成に変更することで、従来の約10倍の成長速度を得られた。また、成長温度の低温化に関して、最低500℃でのプローブ成長を確認した。よって、集積回路との一体化をより低温・短時間で行うことで、回路へのダメージが少ない成長技術を確立できたと言える。また、VLS成長時には成長の核としてAuドットを用いるが、デバイス特性変動などの悪影響を引き起こす懸念があった。そこでVLS成長時のAu拡散によるMOSFET特性への影響を調査した結果、デバイスへの悪影響は全く無視できる程度と確認された。よってプローブの最適形成条件、一体化に適したMOSFET製作工程を確立することができたといえる。平成13年度シリコン電極の基礎的電気的特性(絶縁性、抵抗)と成長条件、不純物ドーピング条件との関係を把握し、設計、試作条件を完成させるべく、リンの拡散炉で不純物拡散を行った。1150℃における液体拡散源を用いたリン拡散工程によって、プローブの抵抗率を4桁以上低減できることを確認することができた。抵抗値としては100Ω以下のものが得られており、生体信号を検出するプローブとしては十分低抵抗のものが実現できる見通しを得た。VLS成長によるCMOSの信頼性テストとして、試作したMOSスイッチ回路とワイヤーを、繰り返しパルス信号印加・計測装置を用いて信号測定を行い、トランジスタとワイヤーの劣化を評価した。その結果、繰り返しパルス印加によるワイヤー特性の劣化は見られず、金ドーピングされたシリコンワイヤーの電気的な不安定性については問題ないとの結論を得た。