光VLSIにおける配線を利用した光シールド技術の開発
光超大规模集成电路中使用布线的光屏蔽技术的开发
基本信息
- 批准号:18760256
- 负责人:
- 金额:$ 2.24万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Young Scientists (B)
- 财政年份:2006
- 资助国家:日本
- 起止时间:2006 至 2007
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
近年、CCDイメージセンサに代り、光センサーとその制御回路が共に実装されたCMOSイメージセンサーが普及してきている。また、チップ内に、より高い画像処理回路を有したデジタルビジョンチップ、アナログビジョンチップ等の製品開発も進められている。一般的なCMOSイメージセンサーやビジョンチップでは撮像する光量が低いことから、制御回路のトランジスタ類はメタル材質で完全に遮光されるのではなく、後付の簡単な遮光フィルタによって保護されるケースが多い。しかし、太陽光に向けた撮像においては致命的な誤動作が報告されており、より完全なシールド技術が求められている。そこで、本研究では、簡易的な遮光フィルタやベタのメタルシールドを使用せず、VLSI内の多層配線そのものを光のシールドとして使用する新しい光シールド基礎技術を開発してきた。配線の周期構造、非周期構造、形状、サイズ、メタル層数、メタル層の厚さ等をパラメータとして特定の周波数の光の遮断率を評価できるソフトウエアを開発し、各種解析を実施し、その効果を確認した。また、0.35umCMOSプロセスを用いて、それらの複数の配線構造を埋め込んだVLSIチップを実際に試作し、実験的にも周期構造、非周期構造の有効性を確認した。本研究では配線構造のライブラリーを作るまでには至らなかったので、今後も研究を続け、それらライブラリーの整備を行っていく必要がある。また、それらライブラリを自動配置配線ツールに適用し、自動設計技術を確立していくことが今後の課題である。
In recent years, CCD technology has been widely used in the field of optical communication. The product development of the image processing circuit includes the following: The general CMOS image sensor has a low light intensity, and the control circuit has a low light intensity. The control circuit has a low light intensity. The sun's rays are reflected in a deadly malfunction, which is reported as a complete failure. In this study, we developed a new optical technology for the use of light in multilayer wiring in VLSI. Periodic structure, aperiodic structure, shape, structure, layer thickness, etc. of the alignment are evaluated for the light transmittance of a specific frequency, and various analysis methods are implemented to confirm the results. The effectiveness of the periodic and aperiodic structures of the 0.35 um CMOS array is confirmed by the actual trial of the array structure. In this study, the structure of the wiring is not only necessary but also necessary for future research. The problem of automatic configuration and wiring is established.
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Scaling Rule of Optically Differential Reconfigurable Gate Array VLSIs
光差分可重构门阵列VLSI的缩放规则
- DOI:
- 发表时间:2007
- 期刊:
- 影响因子:0
- 作者:M.Watanabe;T.Shiki;F.Kobayashi
- 通讯作者:F.Kobayashi
Holographic memory reconfigurable VLSI
全息存储器可重构VLSI
- DOI:
- 发表时间:2007
- 期刊:
- 影响因子:0
- 作者:M.Watanabe;F.Kobayashi
- 通讯作者:F.Kobayashi
Reconfiguration performance analysis of a dynamic optically reconfigur able gate array architecture
动态光学可重构门阵列架构的重构性能分析
- DOI:
- 发表时间:2007
- 期刊:
- 影响因子:0
- 作者:D.Seto;M.Watanabe
- 通讯作者:M.Watanabe
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
渡邊 実其他文献
Japanese High-level Synthesis Tools for FPGA Hardware Acceleration
日本用于 FPGA 硬件加速的高级综合工具
- DOI:
10.14923/transcomj.2016jbi0002 - 发表时间:
2017 - 期刊:
- 影响因子:0
- 作者:
渡邊 実;佐野 健太郎;高前田 伸也;三好 健文;中條 拓伯 - 通讯作者:
中條 拓伯
比例ハザード性が成立しない生存時間データにおけるペアワイズ比較
成对比较不存在比例风险的生存时间数据
- DOI:
- 发表时间:
2021 - 期刊:
- 影响因子:0
- 作者:
安藤 駆;渡邊 実;渡邊 誠也;坂巻 顕太郎 - 通讯作者:
坂巻 顕太郎
渡邊 実的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('渡邊 実', 18)}}的其他基金
耐放射線集積回路における吸収線量に応じたクロックスキュー最適化法
耐辐射集成电路中根据吸收剂量的时钟偏差优化方法
- 批准号:
24H00693 - 财政年份:2024
- 资助金额:
$ 2.24万 - 项目类别:
Grant-in-Aid for Scientific Research (A)
光電子ウエハースケールVLSIと光ブローバーの研究
光电晶圆级超大规模集成电路及光学板锤研究
- 批准号:
22K18415 - 财政年份:2022
- 资助金额:
$ 2.24万 - 项目类别:
Grant-in-Aid for Challenging Research (Pioneering)
Multi-context scrubbing for radiation-hardened optoelectronic devices with 1 Grad TID tolerance
针对具有 1 Grad TID 容差的抗辐射光电器件进行多环境擦洗
- 批准号:
21H03407 - 财政年份:2021
- 资助金额:
$ 2.24万 - 项目类别:
Grant-in-Aid for Scientific Research (B)
ダイナミック差分再構成型ゲートアレイ
动态差分可重构门阵列
- 批准号:
16760275 - 财政年份:2004
- 资助金额:
$ 2.24万 - 项目类别:
Grant-in-Aid for Young Scientists (B)














{{item.name}}会员




