Multi-context scrubbing for radiation-hardened optoelectronic devices with 1 Grad TID tolerance

点击翻译按钮获取中文摘要

世界初となる順序回路のマルチコンテキストスクラビングの実証試験を実施した。スクラビング試験向けに4つのコンテキストを持つ光再構成型ゲートアレイのプロトタイプシステムを開発した。このプロトタイプシステムは4つの半導体レーザ、4つの記憶領域を持つホログラフィックメモリ、光再構成型ゲートアレイVLSIから構成される。ホログラフィックメモリには4つのコンテキストが記録され、それらがプログラマブルゲートアレイに対して動的に実装される。この光を用いた構成の周期は１マイクロ秒以下であり、FPGAの数百ミリ秒のシリアル構成とは比較にならない高速動的再構成が可能になる。この高速再構成の機能をスクラビングに適用すると非常に高いソフトエラー耐性が実現できる。加えて、マルチコンテキストを適用するマルチコンテキストスクラビングでは恒久故障からも同様に、システムを停止させること無く復旧させることができる。この度の実装では１ビットのカウンターを実装し、マルチコンテキストスクラビングの実証試験を行った。結果、マルチコンテキストスクラビングにおいて、ソフトエラーが生じても、恒久故障が生じても、動作を中断させること無くシステムの動作が維持できることを試験的に実証した。現在までに研究の核心的部分となる、世界初の順序回路のマルチコンテキストスクラビングの実証試験に成功している。今後は、Am241によるソフトエラー耐性試験、Co60によるトータルドーズ耐性試験を行い、総合的にマルチコンテキストスクラビングの有効性を評価していく。