高信頼大規模集積回路製造へ向けたトランジスタモデリングに関する研究

高可靠大规模集成电路制造晶体管建模研究

基本信息

  • 批准号:
    07J01356
  • 负责人:
  • 金额:
    $ 1.73万
  • 依托单位:
  • 依托单位国家:
    日本
  • 项目类别:
    Grant-in-Aid for JSPS Fellows
  • 财政年份:
    2007
  • 资助国家:
    日本
  • 起止时间:
    2007 至 2009
  • 项目状态:
    已结题

项目摘要

前年度までに開発した1万~1000万個の大規模トランジスタの特性評価が数十秒という短時間で測定可能なTEG (Test Element Group)を用いて、ソース及びドレイン端子と基板で構成されるpn接合の逆方向リーク電流についても統計的評価が出来るようになった。温度特性の評価の結果、DRAMのデータ保持特性等を左右する局所的に大きなリーク電流を誘起する原因はシリコンの禁制帯の中間に位置する欠陥であることが分かった。前年度までに開発したゲート絶縁膜/シリコン界面の原子オーダー平坦化技術を用いてCMOSを製造し、LSIで実使用される面積規模でゲート絶縁膜の耐圧、寿命特性の評価を行った。10cm^2を超える大面積では、従来の界面平坦性を有するデバイスと比べ寿命が30倍以上長く、またばらつきが大きく抑制できることが分かり、界面を原子オーダーで平坦化したデバイスでは実用上の面積規模でも高信頼性が維持できることが明らかになった。また従来の界面の凹凸による局所的電界集中効果をシミュレーションで再現した結果、局所的電界集中は実験で得られた耐圧の差と近いことが分かり、耐圧、寿命の向上は界面平坦化による局所的電界集中の抑制によることが分かった。また、1200℃で行っていたシリコン表面の原子オーダー平坦化プロセスの温度を1000℃以下にすることが可能になった。ソース・ドレイン電極の直列抵抗が高いと、電流駆動能力を劣化させると共に、直列抵抗のばらつきがトランジスタの特性ばらつきに与える影響が大きくなる。直列抵抗の低減は、電流駆動能力の向上と共に特性ばらつき低減にも重要である。今年度は、n^+とp^+-Siについてバリアハイトがそれぞれ約0.3eVと小さいErSi_x, Pd_2SiシリサイドをnMOSとpMOSに用いてCMOSを作製し、直列抵抗がnMOS, pMOS共に1000hm μm以下にできることを示した。
In the previous year, a large-scale feature evaluation of 10,000 to 10 million current sensors was developed in tens of seconds. In a short period of time, it is possible to measure the potential of TEG (Test Element Group). Statistical evaluations of the reverse direction current that constitutes the pn junction between the terminal and the substrate are available. The evaluation results of temperature characteristics, DRAM data retention characteristics, etc. are the main reasons for the large current induced by the high temperature and the middle position of the low temperature. In the past year, the development of atomic planarization technology for insulating film/silicon interface has been carried out in CMOS production, LSI production, and evaluation of pressure resistance and life characteristics of insulating film. 10 cm^2 large area, high reliability of interface flatness, longer life than 30 times, large suppression, high reliability of interface flatness, high reliability, high reliability of interface flatness, high reliability of interface flatness, high reliability, high reliability of interface flatness, high reliability of interface The effect of the electric field concentration on the surface roughness of the substrate is reproduced. The effect of the electric field concentration on the substrate is obtained. The difference in voltage resistance, voltage resistance and lifetime is suppressed. The temperature below 1000℃ may be used to planarize the atomic surface of the glass. The in-line resistance of the electrode is high, the current surge capacity is deteriorated, and the in-line resistance is affected greatly. Low resistance, high current capability, and high voltage characteristics are important. This year, the resistance of n^+ and p^+-Si is about 0.3eV and the resistance of nMOS and pMOS is about 1000hm μm.

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
Characterization of MOSFETs intrinsic performance using in-wafer advanced Kelvin-contact device structure for high performance CMOS LSIs
A Study on Very High Performance Novel Balanced Fully Depleted Silicon-on-Insualtor Complementary Metal-Oxide-Silicon Field-Effect Transistors on Si(100) Using Accumulation-Mode Device Structure for Radio-Frequency Analog Circuits
射频模拟电路中使用累积模式器件结构的超高性能新型平衡全耗尽绝缘体上硅互补硅(100)硅场效应晶体管的研究
  • DOI:
  • 发表时间:
    2009
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Kimura;T.;木村智樹;木村智樹;木村智樹;伊藤智美;伊藤智美;木村智樹;Weitao Cheng
  • 通讯作者:
    Weitao Cheng
Revolutional Progress of Silicon Technologies Exhibiting Very High Speed Performance Over a 50-GHz Clock Rate
硅技术的革命性进步在 50 GHz 时钟速率下展现出超高速性能
Three-Step Room-Temperature Cleaning of Bare Silicon Surface for Radical-Reaction-Based Semiconductor Manufacturing
用于基于自由基反应的半导体制造的裸露硅表面的三步室温清洗
Circuit Level Prediction of Device Performance Degradation due to Negative Bias and Temperature Stress
负偏置和温度应力导致器件性能下降的电路级预测
  • DOI:
  • 发表时间:
    2007
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Kimura;T.;木村智樹;木村智樹;木村智樹;伊藤智美;伊藤智美;木村智樹;Weitao Cheng;Rihito Kuroda;Masahiro Konda;Rui Hasebe;Akinobu Teramoto;Tadahiro Ohmi;Rihito Kuroda
  • 通讯作者:
    Rihito Kuroda
{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

黒田 理人其他文献

局所的ストレス誘起ゲートリーク電流の統計的分布の解析とSi表面平坦化工程による低減
局部应力引起的栅极漏电流的统计分布分析及硅表面平坦化工艺的减少
  • DOI:
  • 发表时间:
    2017
  • 期刊:
  • 影响因子:
    0
  • 作者:
    朴 賢雨;黒田 理人;後藤 哲也;諏訪 智之;寺本 章伸;木本 大幾;須川 成利
  • 通讯作者:
    須川 成利
高速化・高感度化技術の今後
高速、高灵敏度技术的未来
  • DOI:
  • 发表时间:
    2018
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Toshiro Hiramoto;黒田 理人
  • 通讯作者:
    黒田 理人
画素毎の接続を用いた画素内に横型オーバーフロー蓄積容量およびAD変換器を有する露光時間途切れのないグローバルシャッタ積層型CMOSイメージセンサ
全局快门堆叠式 CMOS 图像传感器,采用逐像素连接,每个像素中都有水平溢出存储电容器和 AD 转换器,曝光时间不会中断。
  • DOI:
  • 发表时间:
    2016
  • 期刊:
  • 影响因子:
    0
  • 作者:
    黒田 理人;須郷 秀武;若 嶋駿一;須川 成利
  • 通讯作者:
    須川 成利
紫外吸光とチャージアンプ回路を用いた高感度・小型リアルタイムガス濃度計
采用紫外线吸收和电荷放大电路的高灵敏度、紧凑型实时气体浓度计
  • DOI:
  • 发表时间:
    2017
  • 期刊:
  • 影响因子:
    0
  • 作者:
    石井 秀和;永瀬 正明;池田 信一;志波 良信;白井 泰雪;黒田 理人;須川 成利
  • 通讯作者:
    須川 成利
先進CMOS イメージセンサ開発へ向けたRTS ノイズの計測・解析技術
用于先进 CMOS 图像传感器开发的 RTS 噪声测量和分析技术
  • DOI:
  • 发表时间:
    2019
  • 期刊:
  • 影响因子:
    0
  • 作者:
    髙橋圭吾;シパウバ カルバリオダシルバ イヤンギリカルド;沼尾直毅;黒田理人;藤原康行;村田真麻;石井秀和;森本達郎;諏訪智之;寺本章伸;須川成利;髙橋 圭吾,Yhang Ricardo Sipauba Carvalho da Silva,黒田 理人,藤原 康行,村田 真麻,石井 秀和,森本 達郎,諏訪 智之,寺本 章伸,須川 成利;黒田 理人
  • 通讯作者:
    黒田 理人

黒田 理人的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

相似海外基金

大規模集積回路における寿命予測・障害予防に向けたクロスレイヤ設計手法
大规模集成电路寿命预测和故障预防的跨层设计方法
  • 批准号:
    17J06952
  • 财政年份:
    2017
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for JSPS Fellows
超臨界流体を用いた大規模集積回路用高機能薄膜形成プロセスの開発
利用超临界流体开发大规模集成电路高性能薄膜形成工艺
  • 批准号:
    15760566
  • 财政年份:
    2003
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Young Scientists (B)
大規模集積回路に対するテスト容易化設計の最適化技術に関する研究
大规模集成电路可测试性设计优化技术研究
  • 批准号:
    11780221
  • 财政年份:
    1999
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
高性能大規模集積回路に対する並列・分散レイアウト設計手法の開発
高性能大规模集成电路并行/分布式布局设计方法的发展
  • 批准号:
    08780288
  • 财政年份:
    1996
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
数理計画法を活用した大規模集積回路網のシミュレーション技法に関する研究
基于数学规划的大规模集成电路网络仿真技术研究
  • 批准号:
    08750472
  • 财政年份:
    1996
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
大規模集積回路網のすべての解を求めるアルゴリズムに関する研究
大规模集成电路网络全解算法研究
  • 批准号:
    07750453
  • 财政年份:
    1995
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
構成要素の詳細情報に基づく大規模集積回路の高位合成に関する研究
基于器件详细信息的大规模集成电路高级综合研究
  • 批准号:
    06780255
  • 财政年份:
    1994
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
線形ブロック符号の最尤復号器の超大規模集積回路による実現に関する研究
超大规模集成电路实现线性分组码最大似然译码器的研究
  • 批准号:
    06750386
  • 财政年份:
    1994
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
回路分割と潜在性を利用した大規模集積回路シミュレーションエンジンに関する研究
基于电路划分和延迟的大规模集成电路仿真引擎研究
  • 批准号:
    02750259
  • 财政年份:
    1990
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for Encouragement of Young Scientists (A)
大規模集積回路に適した論理設計とその援用手法の基礎研究
适用于大规模集成电路的逻辑设计及其应用方法基础研究
  • 批准号:
    X00095----465124
  • 财政年份:
    1979
  • 资助金额:
    $ 1.73万
  • 项目类别:
    Grant-in-Aid for General Scientific Research (D)
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了