高信頼大規模集積回路製造へ向けたトランジスタモデリングに関する研究

点击翻译按钮获取中文摘要

前年度までに開発した1万～1000万個の大規模トランジスタの特性評価が数十秒という短時間で測定可能なTEG (Test Element Group)を用いて、ソース及びドレイン端子と基板で構成されるpn接合の逆方向リーク電流についても統計的評価が出来るようになった。温度特性の評価の結果、DRAMのデータ保持特性等を左右する局所的に大きなリーク電流を誘起する原因はシリコンの禁制帯の中間に位置する欠陥であることが分かった。前年度までに開発したゲート絶縁膜/シリコン界面の原子オーダー平坦化技術を用いてCMOSを製造し、LSIで実使用される面積規模でゲート絶縁膜の耐圧、寿命特性の評価を行った。10cm^2を超える大面積では、従来の界面平坦性を有するデバイスと比べ寿命が30倍以上長く、またばらつきが大きく抑制できることが分かり、界面を原子オーダーで平坦化したデバイスでは実用上の面積規模でも高信頼性が維持できることが明らかになった。また従来の界面の凹凸による局所的電界集中効果をシミュレーションで再現した結果、局所的電界集中は実験で得られた耐圧の差と近いことが分かり、耐圧、寿命の向上は界面平坦化による局所的電界集中の抑制によることが分かった。また、1200℃で行っていたシリコン表面の原子オーダー平坦化プロセスの温度を1000℃以下にすることが可能になった。ソース・ドレイン電極の直列抵抗が高いと、電流駆動能力を劣化させると共に、直列抵抗のばらつきがトランジスタの特性ばらつきに与える影響が大きくなる。直列抵抗の低減は、電流駆動能力の向上と共に特性ばらつき低減にも重要である。今年度は、n^+とp^+-Siについてバリアハイトがそれぞれ約0.3eVと小さいErSi_x, Pd_2SiシリサイドをnMOSとpMOSに用いてCMOSを作製し、直列抵抗がnMOS, pMOS共に1000hm μm以下にできることを示した。