大規模集積回路に対するテスト容易化設計の最適化技術に関する研究

大规模集成电路可测试性设计优化技术研究

• 批准号: 11780221
• 负责人: 井上 智生
• 金额: $ 1.15万
• 依托单位: Hiroshima City University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1999
• 资助国家: 日本
• 起止时间: 1999 至 2000
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-11780221/
• 关键词: 大規模集積回路; テスト容易化設計; テスト生成; 最適化; スキャン設計

本研究は,大規模集積回路(VLSI)に対するテスト容易化設計の最適化手法の提案を目指すものである.これまでに提案された種々のテスト容易化設計法の特長,欠点を見極め,その考察をもとにあらたな,実用的かつ統合的なテスト容易化設計法の提案を目指すものである.本年度は,昨年度に明らかになった,従来のテスト容易化設計法の利点,欠点をもとに,統合的なテスト容易化設計システムについて考察した.これまでの手法の長所を組み合わせた統合的なテスト容易化設計技術を考えながら,同時に,新たなテスト容易化設計法について考察した.主に前者のアプローチについて研究を進め,具体的な成果として,(1)単純で高速な経路調整可能部分スキャン設計法,(2)無閉路順序回路用組合せテスト生成アルゴリズム,(3)テスト容易化のためのオーバーヘッドを削減する高位合成法,等について研究し,テスト生成時間,テスト実行時間,ハードウエアオーバーヘッドの有効性を確認し,そのトレードオフ関係が明らかになった(すなわち,最適化できるようになった).また,一部については成果報告に至った.後者のアプローチについては,十分な検討が行えなかったが,前者のアプローチによる結果は,実用的に十分有効であると言える.一方,従来手法,提案手法を評価するために行った種々の実験において,提案手法を,実際のVLSI設計に適用できるようにするためには,まだいくつかの解決すべき点が残されていることが明らかになった.来年度計画として申請中の基盤研究B(展開)において,継続的,発展的な研究をしたいと考えている.

In this study, the large-scale model set loop (VLSI) system is designed to facilitate the design of the most efficient method proposal. It is necessary to introduce a proposal to improve the ease of construction of various kinds of equipment. Due to the lack of experience, we should conduct a thorough inspection of the construction of various kinds of equipment, and the proposal of the integrated system of equipment in use is intended to refer to the establishment of a comprehensive planning system. This year, last year, it was clear that it was easy to improve the advantages and disadvantages of the design method, and that the integrated system was easy to design. It is easy to develop the technical examination system of the integrated system, and at the same time, it is easy to use the new design method to make it easy for the design and technical examination. In the former, the research is very advanced, and the specific results are very good. (1) the calculation method of partial simulation for the alignment of high-speed train lines, (2) the combination of circuit sequencing loops, and (3) the high-level synthesis method, which can be used to facilitate the production of high-speed railway traffic. During the operation time, please make sure that there is a regular confirmation, and make sure that you are aware of the information, which is the most accurate. There is a report on the results of a series of reports. The latter is very useful. The former is very useful in terms of the results. On the other hand, the method of proposal, the method of proposal, the method of proposal and the method of proposal. In the coming year, we will apply for a basic study of the basic research program B (development).

项目成果

T.Inoue, et al.: "Test generation for acyclie sequential circuits with hold registers"Proc.Int'l Conf.on Computer Aided Design. 550-556 (2000)

T.Inoue 等人：“带有保持寄存器的非循环时序电路的测试生成”Proc.Intl Conf.on 计算机辅助设计。

市原,井上,田村: "単一縮退故障用組合せテスト生成アルゴリズムを用いた無閉路順序回路のテスト生成"電信情報通信学会技術報告. FTS2000-68. 203-208 (2000)

Ichihara、Inoue、Tamura：“使用针对单一固定故障的组合测试生成算法进行非循环时序电路的测试生成”电信、信息和通信工程师协会的技术报告203-208 (2000)。