Analysis of Faulty Test Cricuits and Their Fault Torelant Design

测试电路故障分析及容错设计

• 批准号: 19700044
• 负责人: ICHIHARA Hideyuki
• 金额: $ 1.56万
• 依托单位: Hiroshima City University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2007
• 资助国家: 日本
• 起止时间: 2007 至 2008
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-19700044/
• 关键词: 設計自動化; ディペンダブルコンピューティング; BIST; フォールトトレラント; 組込自己テスト; LSIテスト; フォールトトレランス; 巡回符号; MISR; オンラインテスト; ディペンダプルコンピューティング; VLSIテスト; 耐故障設計; 歩留まり; モデル化; 設計工学; アルゴリズム

LSIの組込自己テスト(Built-in Self Test: BIST)のための,耐故障性をもつ新しい応答圧縮器(BISTを行うための構成要素であり,テスト結果を保持する回路)である符号化応答圧縮器を提案した.符号化応答圧縮器は壊れている状態でも,テスト対象回路の故障は必ず検知でき,さらにテスト対象回路が正常である場合は高い確率で応答圧縮器の故障を検知できる.また,必要なハードウェアサイズは従来の耐故障性を考えない応答圧縮器に比べて1.6倍程度であった.

LSI's Built-in Self Test (BIST) is a new type of voltage reducer with fault tolerance. Symbolized compressor is in the middle of the state, the object loop fault must be detected, the object loop is normal, the case is high accuracy, the compressor fault detection. For example, it is necessary to test the fault resistance of the compressor by 1.6 times.