课题基金 / 基金详情

Development of Wireless Jitter Testing System Using Inductive-Coupling Interface

Development of Wireless Jitter Testing System Using Inductive-Coupling Interface
使用电感耦合接口的无线抖动测试系统的开发
批准号:
24760266
负责人:
Niitsu Kiichi
金额:
$2.91万
依托单位:
依托单位国家:
日本
项目类别:
Grant-in-Aid for Young Scientists (B)
财政年份:
2012
资助国家:
日本
项目状态:
已结题
起止时间:
2012-04-01 至 2016-03-31

项目摘要

项目成果

Niitsu Kiichi的其他基金

相似基金

相关文献

中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
A Clock Jitter Reduction Circuit Using Gated Phase Blending Between Self-Delayed Clock Edges
使用自延迟时钟边沿之间的门控相位混合的时钟抖动减少电路
DOI: --
发表时间: 2012
期刊:
影响因子: --
作者: [K.Niitsu, T.J.Yamaguchi, H.Kobayashi, et al.]
通讯作者: et al.
Two-Tone Signal Generation for Communication Application ADC Testing
用于通信应用 ADC 测试的双音信号生成
DOI: --
发表时间: 2012
期刊:
影响因子: --
作者: [K. Kato, F. Abe, K. Wakabayashi, K. Abe, C. Gao, T. Yamada, H. Kobayashi, O. Kobayashi, K. Niitsu]
通讯作者: K. Niitsu
Multi-bit Sigma-Delta TDC Architecture with Self-Calibration
具有自校准功能的多位 Sigma-Delta TDC 架构
DOI: --
发表时间: 2012
期刊:
影响因子: --
作者: [S. Uemori, M. Ishii, H. Kobayashi, Y. Doi, Os. Kobayashi, T. Matsuura, K. Niitsu, Y. Arakawa, D. Hirabayashi, Y. Yano, T. Gake, N. Takai, T. Yamaguchi]
通讯作者: T. Yamaguchi
Multi-bit Sigma-Delta TDC Architecture for Digital Signal Timing Measurement
用于数字信号定时测量的多位 Sigma-Delta TDC 架构
DOI: --
发表时间: 2012
期刊:
影响因子: --
作者: [S. Uemori, M. Ishii, H. Kobayashi, Y. Doi, O. Kobayashi, T. Matsuura, K. Niitsu, F. Abe, D. Hirabayashi]
通讯作者: D. Hirabayashi
69
    A Scalable Time-Domain Sensor Integrated Circuit for High-Resolution Bioimaging
    • 批准号:
      16H06088
    • 项目类别:
      Grant-in-Aid for Young Scientists (A)
    • 资助金额:
      $15.81万
    • 财政年份:
      2016
    • 负责人:
      Niitsu Kiichi
    • 依托单位:
    海外基金