Entwicklung von hierarchisch orientierten Methoden und Werkzeugen für den Test und Selbsttest hochintegrierter Systeme (SoCs)

集成度为梅尔，达到1亿。芯片上的晶体管是一个非常古老的、复杂的系统，它以“片上多处理器系统”（MP-SoC）的形式集成在芯片上。多处理器-系统艺术与2双3 CPU untermendedlicher架构sind derzeit在移动通信sogar“state-of-the-art”。测试解决系统的验证和正确的测试解决系统存在一个问题，MP-S 0 C的测试结果可能会在一些安全测试中再次出现韦尔登。SoC的测试不能只对集成电路进行可靠性测试，还需要在费尔德进行自测试。Benötigt韦尔登für solche Probleme hierarchisch organisierte Verfahren für den Selbsttest，welche partiell in Hardware und in Software implementiert韦尔登müssen.因此，测试方法是一种新的方法，它可以从一个简单的Schaltungsentwurfs的Abstraktionsebene，到Gatter-Ebene，或者仅仅是一个基于软件的Selbstest测试的宣传，即“指令级DFI”。数据韦尔登gemischt硬件-/软件- basierte Verfahren，die auf SoC with mehreren Prozessoren sogar als übergeordneter Selbsttest organisierbar sind，bisher kaum verfolgt.在韦尔登地区，该项目将测试分为两个层次，一个是静态和动态的测试，另一个是在费尔德地区进行的测试和自测试的组合。

Mit der Integration von mehr als 100 Mio. Transistoren auf einem Chip ist es seit einigen Jahren möglich, komplexe Systeme mit mehreren Prozessoren und unterschiedlichen Bus-Systemen auf einem Chip in Form eines "Multi-Processor System on a Chip" (MP-SoC) zu integrieren. Multi-Prozessor-Systeme dieser Art mit 2 bis 3 CPUs unterschiedlicher Architektur sind derzeit in der mobilen Kommunikation sogar "state-of-the-art". Die Verifikation und erst recht der Test solcher Systeme bieten eine Reihe ungelöster Probleme, welche den Einsatz von MP-S0Cs in sicherheitskritischen Anwendungen derzeit noch zu einem Abenteuer werden lassen. Testverfahren für SoCs müssen nicht nur den Fertigungstest von ICs ermöglichen, sondern auch den Selbsttest im Feld unterstützen. Benötigt werden für solche Probleme hierarchisch organisierte Verfahren für den Selbsttest, welche partiell in Hardware und in Software implementiert werden müssen. Derzeit bekannte Testverfahren sind vorwiegend entweder methodisch auf eine Abstraktionsebene des Schaltungsentwurfs ausgerichtet, vorrangig die Gatter-Ebene, oder propagieren einen nur Software-basierten Selbsttest als sogenanntes "Instruction Level DFI". Dagegen werden gemischt Hardware-/Software- basierte Verfahren, die auf SoCs mit mehreren Prozessoren sogar als übergeordneter Selbsttest organisierbar sind, bisher kaum verfolgt. Mit diesem Projekt soll deshalb versucht werden, hierarchisch orientierte Testverfahren zu entwickeln, die einerseits eine hohe Fehlerüberdeckung für statische und dynamische Fehler bieten und die andererseits in Kombination den Fertigungstest und den Selbsttest im Feld unterstützen können.