Entwicklung von hierarchisch orientierten Methoden und Werkzeugen für den Test und Selbsttest hochintegrierter Systeme (SoCs)

Mit der Integration von mehr也有100万。晶体管集成电路芯片是一种集成电路，它是一种集成电路，它是一种复杂系统，它是一种集成电路，它是prozsoren和非串行总线系统集成电路，它的形式是“片上多处理器系统”（MP-SoC）。multi -教授- system - dieser Art拥有2个或3个cpu，这是一款名为“最先进”的移动通信系统。模具验证与测试系统的测试与测试系统的测试与测试系统的测试与测试系统的测试与测试系统的测试与测试系统的测试。Testverfahren f<s:1> r soc m<e:1> ssen nicht nur den Fertigungstest von ICs ermöglichen, sondern auth den selbstest im Feld unterst<e:1> tzen。Benötigt werden f<s:1> solche problem hierarchisch organizisierte Verfahren f<e:1> rden Selbsttest, welche partiell in Hardware and in Software implementiert werden mssen。Derzeit bekante testverfaren提出了一种基于并行并行的方法：基于并行并行的方法，基于并行并行的方法，基于并行并行的方法，基于并行并行的方法，基于并行并行的方法，基于并行并行的方法，基于并行并行的方法，基于并行并行的方法，以及基于并行并行的方法。Dagegen werden gemischt Hardware-/Software- basierte Verfahren, die auf soc, mehren prozesssoren sogar, bergedenneter Selbsttest organisierbar sind, bisher kaum verfolgt。Mit diesem project soljekt deshalb versucht werden, hierarchisch orientite Testverfahren zuentwickeln, die inerseits eine hohe fehler<s:1> berdeckung f<e:1> r statische and dynamicsche Fehler biten und die andererseits in combination den Fertigungstest und den Selbsttest im field untersttzen können。

Mit der Integration von mehr als 100 Mio. Transistoren auf einem Chip ist es seit einigen Jahren möglich, komplexe Systeme mit mehreren Prozessoren und unterschiedlichen Bus-Systemen auf einem Chip in Form eines "Multi-Processor System on a Chip" (MP-SoC) zu integrieren. Multi-Prozessor-Systeme dieser Art mit 2 bis 3 CPUs unterschiedlicher Architektur sind derzeit in der mobilen Kommunikation sogar "state-of-the-art". Die Verifikation und erst recht der Test solcher Systeme bieten eine Reihe ungelöster Probleme, welche den Einsatz von MP-S0Cs in sicherheitskritischen Anwendungen derzeit noch zu einem Abenteuer werden lassen. Testverfahren für SoCs müssen nicht nur den Fertigungstest von ICs ermöglichen, sondern auch den Selbsttest im Feld unterstützen. Benötigt werden für solche Probleme hierarchisch organisierte Verfahren für den Selbsttest, welche partiell in Hardware und in Software implementiert werden müssen. Derzeit bekannte Testverfahren sind vorwiegend entweder methodisch auf eine Abstraktionsebene des Schaltungsentwurfs ausgerichtet, vorrangig die Gatter-Ebene, oder propagieren einen nur Software-basierten Selbsttest als sogenanntes "Instruction Level DFI". Dagegen werden gemischt Hardware-/Software- basierte Verfahren, die auf SoCs mit mehreren Prozessoren sogar als übergeordneter Selbsttest organisierbar sind, bisher kaum verfolgt. Mit diesem Projekt soll deshalb versucht werden, hierarchisch orientierte Testverfahren zu entwickeln, die einerseits eine hohe Fehlerüberdeckung für statische und dynamische Fehler bieten und die andererseits in Kombination den Fertigungstest und den Selbsttest im Feld unterstützen können.