权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

高性能かつ小面積を実現するフロアプランを考慮したＬＳＩ上位設計技術

考虑实现高性能和小面积布局的LSI上层设计技术

基本信息

批准号：
16J10707
负责人：
寺田晃太朗
金额：
$ 1.22万
依托单位：
Waseda University
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2016
资助国家：
日本
起止时间：
2016-04-22 至 2018-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-16J10707/
关键词：
VLSI設計高位合成配線遅延ビット幅最適化フロアプラン

项目摘要

本研究課題の目的は「増大する配線遅延の影響を考慮した高性能回路を生成する高位合成技術」を構築することであった．設計するチップ上にレジスタ分散型アーキテクチャを考えてフロアプランを細粒度化することで配線遅延増大の問題を解決する方針を採用する．前年度までに，演算チェイニングの大域的最適化，ビット幅最適化の課題を実現するための研究を進展させ，提案手法は従来のビット幅を考慮しないフロアプラン指向高位合成手法と比較して合成回路のレイテンシを50%～70%向上したことを確認できた．当該年度は，以上の研究成果を論文としてまとめ英文論文誌として発表した．これを実機上でも有効であることを検証するために，FPGA上に実装・評価することを計画とした．提案手法の簡易的な回路を実機上に実装することは確認できた上で，提案手法は島のフロアプラン問題がアルゴリズム中の処理時間のボトルネックであることが，新たな課題として明らかになった．そこで，当該年度はレジスタ分散型アーキテクチャを対象とした高位合成中の「モジュールのフロアプラン問題」が処理時間のボトルネックであるという課題を解決するためにイジング計算機を用いることが有力な方法であるという仮説のもと研究も進展させた．イジング計算機を用いてフロアプラン問題等に代表されるような組合せ最適化問題を効率的に解く研究はこれまでほとんど報告されていなく，この有用性を示すことは重要な貢献であると考えられる．この研究では，(1)組合せ最適化問題表現をイジング模型へ効率良く埋め込む手法の提案とその評価，および(2)フロアプラン問題を定式化した矩形パッキング問題のイジング模型表現の提案とその解法を評価した．結果として従来よりも効率良く解を得られることがわかり，当該年度に国内学会2件および国際会議2件（予定を含む）で成果を発表した．

The purpose of this study is to improve the performance of high-performance synthesis technology in high-performance loops. the purpose of this study is to improve the performance of high-performance synthesis technology. the purpose of this study is to improve the performance of high-performance synthetic technology in high-performance loops. the purpose of this study is to improve the performance of high-performance synthetic technology. In this paper, the optimization of the whole field is calculated, and the improvement of the research is now in progress. The method of proposal is used to compare the performance of the system to a higher level of synthesis. The performance of the synthesis loop is 50% higher than that of the current year. The above research results have been reviewed in this paper. There is a list of English language articles and journals on the aircraft. on the telephone, there is a computer on the aircraft. the FPGA is installed on the computer. The proposal is easy to use. The proposal is easy to install on the loopback machine. The method of the proposal is related to the question of the question, the time of the negotiation, the time of the negotiation, and the new issue. In the year of the year, in the year of high-level synthesis, there was a high-level synthesis of the problem of health problems in the year of the year. In the year of the year, in the high-level synthesis of the problem of health problems in the high-level synthesis of high-level synthesis, the computer was used to improve the performance of research and development. The mechanism uses information technology and other information to represent the solution of the optimal problem detection rate. The purpose of this paper is to show that it is useful to show that it is important to show that it is important to do research, (1) to combine the optimization problem representation to show the effectiveness of the model, and to bury the proposal. The model shows the proposed solution to the problem. Results the results show that the results of the proposed solution are satisfactory. The results show that the results of the two-part meeting of the National Academy of Sciences and the International Conference on the results of the two-part meeting of the National Academy of Sciences in the year of the year are very important.

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

演算ビット幅に基づく演算チェイニングを用いたRDRアーキテクチャ向け性能指向高位合成手法

基于算术位宽的算术链接的面向性能的RDR架构高级综合方法

DOI：
发表时间：
2016
期刊：
影响因子：
0
作者：
寺田晃太朗;柳澤政生;戸川望
通讯作者：
戸川望

An Ising model mapping to solve rectangle packing problem

解决矩形填充问题的 Ising 模型映射

DOI：
发表时间：
2018
期刊：
影响因子：
0
作者：
K. Terada;D. Oku;S. Kanamaru;S. Tanaka;M. Hayashi;M. Yamaoka;M. Yanagisawa;and N. Togawa
通讯作者：
and N. Togawa

A Bitwidth-Aware High-Level Synthesis Algorithm Using Operation Chainings for Tiled-DR Architectures

一种使用 Tiled-DR 架构操作链的位宽感知高级综合算法

DOI：
10.1587/transfun.e100.a.2911
发表时间：
2017
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
K. Terada;M. Yanagisawa;and N. Togawa
通讯作者：
and N. Togawa

機械学習とFPGAを用いたナンバーリンクソルバ

使用机器学习和 FPGA 的数字链接求解器