高性能かつ小面積を実現するフロアプランを考慮したＬＳＩ上位設計技術

考虑实现高性能和小面积布局的LSI上层设计技术

• 批准号: 16J10707
• 负责人: 寺田 晃太朗
• 金额: $ 1.22万
• 依托单位: Waseda University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2016
• 资助国家: 日本
• 起止时间: 2016-04-22 至 2018-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-16J10707/
• 关键词: VLSI設計; 高位合成; 配線遅延; ビット幅最適化; フロアプラン

本研究課題の目的は「増大する配線遅延の影響を考慮した高性能回路を生成する高位合成技術」を構築することであった．設計するチップ上にレジスタ分散型アーキテクチャを考えてフロアプランを細粒度化することで配線遅延増大の問題を解決する方針を採用する．前年度までに，演算チェイニングの大域的最適化，ビット幅最適化の課題を実現するための研究を進展させ，提案手法は従来のビット幅を考慮しないフロアプラン指向高位合成手法と比較して合成回路のレイテンシを50%～70%向上したことを確認できた．当該年度は，以上の研究成果を論文としてまとめ英文論文誌として発表した．これを実機上でも有効であることを検証するために，FPGA上に実装・評価することを計画とした．提案手法の簡易的な回路を実機上に実装することは確認できた上で，提案手法は島のフロアプラン問題がアルゴリズム中の処理時間のボトルネックであることが，新たな課題として明らかになった．そこで，当該年度はレジスタ分散型アーキテクチャを対象とした高位合成中の「モジュールのフロアプラン問題」が処理時間のボトルネックであるという課題を解決するためにイジング計算機を用いることが有力な方法であるという仮説のもと研究も進展させた．イジング計算機を用いてフロアプラン問題等に代表されるような組合せ最適化問題を効率的に解く研究はこれまでほとんど報告されていなく，この有用性を示すことは重要な貢献であると考えられる．この研究では，(1)組合せ最適化問題表現をイジング模型へ効率良く埋め込む手法の提案とその評価，および(2)フロアプラン問題を定式化した矩形パッキング問題のイジング模型表現の提案とその解法を評価した．結果として従来よりも効率良く解を得られることがわかり，当該年度に国内学会2件および国際会議2件（予定を含む）で成果を発表した．

The purpose of this research topic の は "good big す る wiring 遅 の influence を consider し た high-performance circuits を generated す る high synthesis" を build す る こ と で あ っ た. On design す る チ ッ プ に レ ジ ス タ dispersible ア ー キ テ ク チ ャ を exam え て フ ロ ア プ ラ ン を fine granular す る こ と で wiring 遅 delay raised large の を solve す る policy を using す る. Before the annual ま で に, calculus チ ェ イ ニ ン グ の big domain optimization, ビ ッ ト picture optimization の subject を be presently す る た め の research を さ せ, proposal gimmick は 従 to の ビ ッ ト を picture consider し な い フ ロ ア プ ラ ン synthesis technique to high と compare し て synthesis loop の レ イ テ ン シ を up 50% ~ 70% し た こ と を confirm で き た. In that year を, the above <s:1> research results を papers と てまとめ てまとめ English papers と て て published た た こ れ を be in-flight で も have sharper で あ る こ と を 検 card す る た め に, FPGA に be loaded, review 価 す る こ と を project と し た. Proposed technique の simple な loop を be in-flight に be loaded す る こ と は confirm で き た で, proposal gimmick は island の フ ロ ア プ ラ ン problem が ア ル ゴ リ ズ ム in の 処 manage time の ボ ト ル ネ ッ ク で あ る こ と が, new た な subject と し て Ming ら か に な っ た. そ こ で, when the annual は レ ジ ス タ dispersible ア ー キ テ ク チ ャ を like と seaborne し た high synthesis の "モ ジ ュ ー ル の フ ロ ア プ ラ ン problem" が 処 manage time の ボ ト ル ネ ッ ク で あ る と い う project を す る た め に イ ジ ン グ computer を with い る こ と が powerful な method で あ る と い う 仮 said の も と research も さ せ た. イ ジ ン グ computer を with い て フ ロ ア プ ラ ン issues に representative さ れ る よ う な せ combination optimization problem を sharper rate く に solution research は こ れ ま で ほ と ん ど report さ れ て い な く, こ の usefulness を shown す こ と な は important contribution で あ る と exam え ら れ る. こ の research で は, (1) combination せ optimization problems を イ ジ ン グ model へ sharper rate good く buried め 込 む technique proposed の と そ の review 価, お よ び (2) フ ロ ア プ ラ ン problem を demean し た rectangular パ ッ キ ン グ problem の イ ジ ン グ model performance の proposal と そ の solution を review 価 し た. Results と し て 従 to よ り も を く sharper rate good solution to ら れ る こ と が わ か り, when the annual に domestic society 2 pieces お よ び international conference 2 pieces (designated を む) で results を 発 table し た.

项目成果

演算ビット幅に基づく演算チェイニングを用いたRDRアーキテクチャ向け性能指向高位合成手法

基于算术位宽的算术链接的面向性能的RDR架构高级综合方法

• 发表时间: 2016
• 作者: 寺田晃太朗;柳澤政生;戸川望
• 通讯作者: 戸川望

An Ising model mapping to solve rectangle packing problem

解决矩形填充问题的 Ising 模型映射

• 发表时间: 2018
• 作者: K. Terada;D. Oku;S. Kanamaru;S. Tanaka;M. Hayashi;M. Yamaoka;M. Yanagisawa;and N. Togawa
• 通讯作者: and N. Togawa

A Bitwidth-Aware High-Level Synthesis Algorithm Using Operation Chainings for Tiled-DR Architectures

一种使用 Tiled-DR 架构操作链的位宽感知高级综合算法

• DOI: 10.1587/transfun.e100.a.2911
• 发表时间: 2017
• 期刊: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
• 作者: K. Terada;M. Yanagisawa;and N. Togawa
• 通讯作者: and N. Togawa

機械学習とFPGAを用いたナンバーリンクソルバ

使用机器学习和 FPGA 的数字链接求解器

• 发表时间: 2016
• 作者: 寺田晃太朗;柳澤政生;戸川望
• 通讯作者: 戸川望

DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法

基于DFG关键路径优化的算术链式RDR架构高级综合方法

• 发表时间: 2016
• 作者: 寺田晃太朗;柳澤政生;戸川望
• 通讯作者: 戸川望