高周波バイアススパッタリング法による強誘電体薄膜の低温成長

半導体メモリーの高集積化に伴い、現在使用されている酸窒化膜にかわるキャパシタ材料の模索が行われている。代表的な次世代キャパシタ材料には、チタン酸バリウムを始めとする強誘電体薄膜がある。現在、実用化に向けた研究が精力的に行われているが、薄膜堆積後に500℃以上の高温でアニールして結晶化をする必要があり、さまざまな弊害が予測されている。そこで、本研究では、チタン酸バリウムを例に取り、基板へのイオン衝撃を利用した低温環境下での結晶化を試みた。外磁場型高周波スパッタリング装置を用いてアルゴン雰囲気(0.2Pa)中でシリコン基板上にチタン酸バリウム薄膜を堆積した。このとき、基板温度っを250℃以下に保ち、高周波負バイアス(平均電圧0〜300V)を印加した。結晶性の評価にはX線回折を、比誘電率の測定にはLCRメーターを用いた。基板温度250℃ターゲット入力2.1W/cm^2で堆積した場合、0〜200Vまでの基板負バイアスでは薄膜は非晶質であったが、200V以上の負バイアスで結晶化し負バイアスの増加に伴い結晶性も向上した。4.3W/cm^2で堆積すると、結晶化が開始する負バイアス値が下がり200Vから結晶化が始まった。これは、基板へのイオンフラックスが向上したことによるものと考えられる。200℃の基板温度でも同様の傾向であったが結晶化にはやや高い負バイアスを必要とした。得られた薄膜の比誘電率を測定したところ、0Vで堆積した光晶質膜では約18程度、また-200Vで堆積した結晶膜では約300となった。この値は、600℃アニール処理したものよりも優れた値である。以上より、基板負バイアスを印加することにより、チタン酸バリウム結晶膜を低基板温度で作製することに成功した。得られた比誘電率は1Mb級のdRAMに応用可能な値であり、次世代キャパシタ材料作製に関する本プロセスの有効性が実証できた。

半導体メモリーの高集積化に伴い、現在使用されている酸窒化膜にかわるキャパシタ材料の模索が行われている。代表的な次世代キャパシタ材料には、チタン酸バリウムを始めとする強誘電体薄膜がある。現在、実用化に向けた研究が精力的に行われているが、薄膜堆積後に500℃以上の高温でアニールして結晶化をする必要があり、さまざまな弊害が予測されている。そこで、本研究では、チタン酸バリウムを例に取り、基板へのイオン衝撃を利用した低温環境下での結晶化を試みた。外磁場型高周波スパッタリング装置を用いてアルゴン雰囲気(0.2Pa)中でシリコン基板上にチタン酸バリウム薄膜を堆積した。このとき、基板温度っを250℃以下に保ち、高周波負バイアス(平均電圧0〜300V)を印加した。結晶性の評価にはX線回折を、比誘電率の測定にはLCRメーターを用いた。基板温度250℃ターゲット入力2.1W/cm^2で堆積した場合、0〜200Vまでの基板負バイアスでは薄膜は非晶質であったが、200V以上の負バイアスで結晶化し負バイアスの増加に伴い結晶性も向上した。4.3W/cm^2で堆積すると、結晶化が開始する負バイアス値が下がり200Vから結晶化が始まった。これは、基板へのイオンフラックスが向上したことによるものと考えられる。200℃の基板温度でも同様の傾向であったが結晶化にはやや高い負バイアスを必要とした。得られた薄膜の比誘電率を測定したところ、0Vで堆積した光晶質膜では約18程度、また-200Vで堆積した結晶膜では約300となった。この値は、600℃アニール処理したものよりも優れた値である。以上より、基板負バイアスを印加することにより、チタン酸バリウム結晶膜を低基板温度で作製することに成功した。得られた比誘電率は1Mb級のdRAMに応用可能な値であり、次世代キャパシタ材料作製に関する本プロセスの有効性が実証できた。