SOI構造を用いた容量型3軸加速度センサのマルチチップ法による試作

本研究は、Silicon On Insutator構造(以下、SOI構造と略す)を利用した3軸方向検出用のシリコン加速度センサを、電子線描画装置を用いたマルチチップ法により製作して、異なる感度、測定範囲の加速度センサを同時に製作、評価する事を目的として平成8年4月より1年間をかけて実施された。主な成果は以下のとおりである。1.加速度センサ設計、製作有限要素法を用いた構造解析プログラム(ANSYS)を利用して加速度センサの設計を行い、CADソフトを用いてセンサのレイアウト設計を行い、電子線描画装置を用いてマルチチップ法により加速度センサ製作用のマスク(乾板)を製作した。続いて、本学の半導体製造装置とマイクロマシニング技術、集積回路技術を利用して加速度センサの製作を行った。SOI型加速度センサの製作においては、センサと基板がエッチング時や使用中に貼り付く現象(スティッキング)がおこり問題となっている。このため、スティッキングを防ぐ技術を研究、開発した。2.容量検出集積回路設計、製作回路シミュレーションプログラム(SPICE)を用いて加速度センサ用の容量検出ICを設計して、研究室所有のCADソフト等を用いてIC製作用のマスク(乾板)を製作した。続いて、大学の集積回路製作設備を用いてCMOS回路技術による容量検出ICを製作して、その特性を評価した。3.加速度センサ、容量検出集積回路測定評価加速度センサおよび容量検出集積回路を組み合わせ、加速度に対する出力特性の測定評価を行った。静電引力を用いて擬似的に加速度をかけた結果では、センサとしての動作が確認された。センサと回路の歩留まりが悪く正確に評価できていないため、今後それらを改善して精密に評価する予定である。4.センサと回路を一体化した集積化センサの試作加速度センサおよび容量検出集積回路を同一SOI基板上に一体化した集積化センサを試作した。集積化プロセスを開発、検討して、回路とセンサが一体化できる事を確認した。

本研究は、Silicon On Insutator構造(以下、SOI構造と略す)を利用した3軸方向検出用のシリコン加速度センサを、電子線描画装置を用いたマルチチップ法により製作して、異なる感度、測定範囲の加速度センサを同時に製作、評価する事を目的として平成8年4月より1年間をかけて実施された。主な成果は以下のとおりである。1.加速度センサ設計、製作有限要素法を用いた構造解析プログラム(ANSYS)を利用して加速度センサの設計を行い、CADソフトを用いてセンサのレイアウト設計を行い、電子線描画装置を用いてマルチチップ法により加速度センサ製作用のマスク(乾板)を製作した。続いて、本学の半導体製造装置とマイクロマシニング技術、集積回路技術を利用して加速度センサの製作を行った。SOI型加速度センサの製作においては、センサと基板がエッチング時や使用中に貼り付く現象(スティッキング)がおこり問題となっている。このため、スティッキングを防ぐ技術を研究、開発した。2.容量検出集積回路設計、製作回路シミュレーションプログラム(SPICE)を用いて加速度センサ用の容量検出ICを設計して、研究室所有のCADソフト等を用いてIC製作用のマスク(乾板)を製作した。続いて、大学の集積回路製作設備を用いてCMOS回路技術による容量検出ICを製作して、その特性を評価した。3.加速度センサ、容量検出集積回路測定評価加速度センサおよび容量検出集積回路を組み合わせ、加速度に対する出力特性の測定評価を行った。静電引力を用いて擬似的に加速度をかけた結果では、センサとしての動作が確認された。センサと回路の歩留まりが悪く正確に評価できていないため、今後それらを改善して精密に評価する予定である。4.センサと回路を一体化した集積化センサの試作加速度センサおよび容量検出集積回路を同一SOI基板上に一体化した集積化センサを試作した。集積化プロセスを開発、検討して、回路とセンサが一体化できる事を確認した。