Conception de technologies d'encapsulation multidimensionnelle configurables

点击翻译按钮获取中文摘要

Les technologies d’encapsulation multidimensionnelle, tel l’empilement de dés de silicium (puces), permettent de réduire significativement les dimensions et le poids, tout en augmentant la fonctionnalité de systèmes électroniques modernes, tels les téléphones cellulaires. Elles intègrent dans un seul boitier des processeurs, des mémoires, des capteurs, des antennes, des dispositifs hétérogènes et électromécaniques, et permettent un très grand nombre de terminaux électriques et optiques entre eux. Ce grand nombre de terminaux est rendu possible entre autres par l’exploitation des techniques récentes de perçage du silicium (Through Silicon Vias, TSVs). Pour faciliter l’intégration, des interposeurs passifs en silicium avec TSVs et plusieurs couches de métallisation sont construits pour s’aligner aux patrons de terminaux (billes, plots) de chaque dé de silicium, et utilisés comme structure passive d’interconnexions entre les puces. Ces structures sont dédiées à chaque puce, et par conséquent, augmentent le coût d’intégration. Par ailleurs, ces technologies d’encapsulation multidimensionnelle présentent plusieurs défis additionnels, entre autres de fiabilité (rendement, gestion thermique, dissipation de puissance, alignement des puces), de testabilité, de diagnostic et de coûts. L’objectif principal à long terme du programme vise à réduire les risques et les incertitudes pour rendre configurables les technologies d'encapsulation multidimensionnelle. L’originalité du programme de recherche consiste en la création d’un interposeur actif intelligent peuplée d’une mer de plots configurables de très petites dimensions, telles qu’un ou plusieurs plots puissent être électriquement connectés à un TSV ou une micro-bille de la puce en contact. L’élaboration d’un réseau d’interconnexions configurables permettrait de relier n’importe quels plots ou TSVs de l’interposeur aux autres. Le principal défi de cette recherche est la grande densité et la taille des micros-billes qui atteignent plus de 25 000 micro-billes par puce avec des diamètres inférieurs à 2 µm. Cette propriété de configuration ouvrira les portes vers un prototypage plus rapide et rendra l’assemblage insensible à l’alignement des plots avec une réduction significative des coûts de réalisation et de test. Plus précisément, mes étudiants et moi aurons comme objectifs à court terme (1) d’étudier et élaborer des structures d’interconnexions et de plots configurables intégrées dans un interposeur intelligent qui pourront s'adapter à tout patron et type de micros-billes de puces en contact avec l’interposeur; (2) d’explorer des méthodes et créer des circuits compact pour que chaque plot de l’interposeur configurable puisse s’adapter à des signaux tant analogiques que numériques ou (3) se configurer pour alimenter en puissance le TSV ou micro-bille de la puce en contact avec le plot avec une valeur configurable pour la tension d’alimentation; (4) d’investiguer et de créer des méthodes et des techniques pour insérer dans l’interposeur des instruments de vérification pour faciliter le test et le diagnostic de la structure d'empilement à 3 dimensions. Seules ces instruments pour observer les caractéristiques électriques, thermiques et mécaniques aux interfaces entre les puces constituerait une contribution majeure aux technologies d’encapsulation. Très peu sinon aucune recherche a évalué la possibilité de rendre configurable les technologies d'empilement multi-puces. Les fruits de cette recherche unique au monde permettront de mieux comprendre les limites et la faisabilité de créer des interposeurs intelligents configurables, et en conséquence d'augmenter substantiellement la compétitivité des industries canadiennes d’encapsulation et d’intégration multidimensionnelles.