Infrastructure d'optimisation automatique d'applications sur plateformes de calcul hétérogènes à base de FPGA

S的编程停滞和图形的高级性能计算(高性能计算平台)和L的L的速度计算电路接口S可编程(现场可编程门阵列)。灵活运用L的灵活的现场可编程门阵列，使之人性化，这是L的应用发展方向。Les utilisateur de HPC adert toptefoisàles剥削者malgréla Venue d‘Environmental nements de Synthèse de haut niveau et de langages ouverts de Description dédiée(HLL)。现场可编程门阵列技术人员解释说：现场可编程门阵列的变化与综合需要的是密切相关的解决方案；L的爆炸组合使L的空间和解决方案与现场可编程门阵列的连接的概念相一致；S的功能配置与功能可配置的概念；综合与编译的应用程序资源与现场可编程门阵列；高性能计算机的应用程序要求L与L达成协议；L的缺席估计有意义的解决方案L的现场可编程门阵列；L增加了对L的潜在性能的增强与计算的L模块与L的意见。 L的项目目标包括劳动者基础设施的支持、智能倾倒助剂和信息技术的最大化，以及现场可编程门阵列的应用程序开发和高级性能。再加上具体情况，协助者L分析了现场可编程门阵列的平台、临时平台、L的一致性、延迟和传统的性能。CEET基础设施的优化通过研发人员-信息聚合加上快速的解决方案和性能的平台和性能的平台，L的基础设施和大的现场可编程门阵列和探索者的联合国空间加上宏大的解决方案。 L提出的基础设施规划是为了满足行业和应用对演算的需求。据了解，S领导的企业家新进军是一个重要的有效运行机制，L的互联网不是满足了L的信息需求和传播吗？L的大数据分析为电子商务提供了技术支持，L的产业融资、医药行业提供了技术支持，技术手段自动化、计算机与图形计算、L的智能计算更具说服力。

La stagnation des progrès de performance des processeurs généraux et graphiques dans les calculateurs haute performance (HPC) a mené vers des plateformes hétérogènes avec l'ajout d'accélérateurs de calcul sous forme de circuits intégrés programmables (FPGA). La flexibilité et l'agilité des FPGA permettent de personnaliser les moteurs de calcul et leur connectivité à l'application développée sans devoir changer le matériel. Les utilisateurs de HPC tardent toutefois à les exploiter malgré la venue d'environnements de synthèse de haut niveau et de langages ouverts de description dédiée (HLL). Plusieurs facteurs expliquent cette réticence: le changement de paradigme pour la synthèse qui demande des connaissances approfondies des FPGA; l'explosion combinatoire de l'espace de solutions et de contraintes de conception causée par la connectivité et les fonctionnalités configurables des FPGA; des temps de synthèse et compilation d'une application sur FPGA de plusieurs heures-machine contrairement aux minutes sur des HPC réduisant significativement les solutions misent à l'essai; l'absence d'estimateur efficace du potentiel d'accélération des FPGA; l'augmentation de la sensibilité des performances aux descriptions HLL tant au niveau de l'accélération des calculs que de l'utilisation des ressources mémoires et de l'énergie consommée. L'objectif du programme consiste à élaborer une infrastructure de support intelligent pour aider les informaticiens à maximiser le potentiel d'amélioration offert par les FPGA pour leurs applications développées sur des plateformes hétérogènes de calcul haute performance. Plus spécifiquement, il vise à faciliter l'analyse des gains de performance offerts par les FPGA sur ces plateformes, tels le temps de calcul, l'énergie consommée, la latence et les débits de traitements des données. Cette infrastructure d'optimisation permettra aux développeurs-informaticiens de converger plus rapidement vers des solutions plus performantes sur ces plateformes d'accélération basées sur des FPGA et d'explorer un espace plus grand de solutions par une réduction du temps d'optimisation de plusieurs ordres de grandeur. L'infrastructure proposée permettra d'augmenter substantiellement la compétitivité des industries canadiennes qui développent des applications demandant des calculs massifs. Ces dernières années, plusieurs nouveaux marchés importants sont effectivement apparus avec des besoins criants d'accélération de calcul, dont l'internet des objets qui demande une répartition du traitement de l'information provenant des capteurs; l'analyse de données massives (big data) pour le commerce électronique, l'industrie financière, les découvertes pharmaceutiques; la reconnaissance de patrons et la prédiction par des techniques d'apprentissage automatique, dont les réseaux de neurones profonds; les calculs quantiques et graphiques; sans oublier l'effervescence de l'intelligence artificielle par ses besoins de calculs cognitifs.