Simultanes Plazierungs- und Globalverdrahtungsverfahren mit integriertem Einfügen von Repeatern
通过集成插入中继器进行同步放置和全局布线过程
基本信息
- 批准号:157660908
- 负责人:
- 金额:--
- 依托单位:
- 依托单位国家:德国
- 项目类别:Research Grants
- 财政年份:2010
- 资助国家:德国
- 起止时间:2009-12-31 至 2014-12-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
Aktuelle Platzierungswerkzeuge berücksichtigen die Ausführung der Verdrahtung aus Laufzeitgründen unzureichend. Als die größte Herausforderung für den VLSI-Entwurf hat sich jedoch während der letzten Jahre die Verdrahtbarkeit herausgestellt. Deshalb ist es notwendig, die strikte Trennung der einzelnen Entwurfsschritte aufzuheben und zumindest Teile der Globalverdrahtung in den Platzierungsschritt zu integrieren.Eine weitere große Herausforderung für den VLSI-Entwurf ist das Einfügen von Repeatern. Mit fortschreitender technologischer Entwicklung wird die Anzahl der einzufügenden Repeater drastisch steigen, so dass die herkömmlichen Strategien für das Einfügen von Repeaterstufen zu keinem sinnvollen Ergebnis mehr führen werden. Auch hier ist die simultane Ausführung zur Platzierung erstrebenswert. Zusätzlich ist eine zuverlässige Abschätzung der Globalverdrahtung unabdingbar, da zum Einfügen der Repeaterstufen eine möglichst exakte Timing-Abschätzung vorliegen muss. Im Rahmen dieses Vorhabens soll daher ein neues Platzierungsverfahren entwickelt und erforscht werden, das eine simultane Realisierung von Platzierung, Globalverdrahtung und dem Einfügen von Repeaterstufen beinhaltet. Darüber hinaus soll das Entwurfsergebnis des simultanen Werkzeugs Vorgaben für nachfolgende Detailverdrahtungsschritte enthalten, um die hohe Qualität der Abschätzung während der Platzierung zu gewährleisten.
Aktuelle Platzierungswerkzeuge berücksichtigen die Ausführung der Verdrahtung aus Laufzeitgründen unzureichend.由于VLSI-Entwurf的大规模Herausforderung,因此在未来几年内,Verdrahtbarkeit将继续存在。然而,这并不意味着,在平台上集成了一个增强的、全球化的平台,VLSI-Entwurf的另一个大的目标是重复的。Mit fortschreitender technologischer Entwild die Anzahl der einzufügenden Repeater drastisch steigen,so dass die herkömmlichen Schizen für das Einfügen von Repeaterstufen zu keinem sinnvollen Ergebnis梅尔führen韦尔登.也有可能是在同一个平台上。Zusätzlich ist eine zuverläsouth Abschätzung der Globalverdrahtung unabdingbar,da zum Einfügen der Repeaterstufen eine möglichst exakte Timing-Abschätzung vorliegen muss.在Rahmen这些Vorhabens soll daher一个新的Platzierungsverfahren entwickelt和erforscht韦尔登,das eine simultane Realisierung von Platzierung,Globalverdrahtung和dem Einfügen von Repeaterstufen beinhaltet。Darüber hinaus soll das Entwurfsergebnis des Werkzeugs Vorgaben für nachfolgende Detailverdrahtungsschritte planten,um die hohe Qualität der Abschätzung während der Platzierung zu gewährleisten.
项目成果
期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
数据更新时间:{{ journalArticles.updateTime }}
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
Professor Dr.-Ing. Erich Barke其他文献
Professor Dr.-Ing. Erich Barke的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('Professor Dr.-Ing. Erich Barke', 18)}}的其他基金
New Simulation Methods for Accelerated Mixed-Signal Simulation
加速混合信号仿真的新仿真方法
- 批准号:
247945085 - 财政年份:2013
- 资助金额:
-- - 项目类别:
Research Grants
Datenstruktur für nicht-orthogonale parasitensymmerische Verdrahtung
非正交寄生对称布线的数据结构
- 批准号:
107847545 - 财政年份:2009
- 资助金额:
-- - 项目类别:
Research Grants
Simulation analoger Schaltungen unter Verwendung von Gebietsarithmetiken
使用域算法进行模拟电路仿真
- 批准号:
119193432 - 财政年份:2009
- 资助金额:
-- - 项目类别:
Research Grants
Modellierung und Simulation von Chipdesignsystemen
芯片设计系统建模与仿真
- 批准号:
73377603 - 财政年份:2008
- 资助金额:
-- - 项目类别:
Research Grants
Verfahren zur ausfallsicheren Verdrahtung von Signalnetzen in integrierten Schaltungen
集成电路中信号网络的故障安全接线方法
- 批准号:
47305300 - 财政年份:2007
- 资助金额:
-- - 项目类别:
Research Grants
Interconnect-Driven Design methodology for integrated circuits
集成电路互连驱动设计方法
- 批准号:
5349863 - 财政年份:2002
- 资助金额:
-- - 项目类别:
Research Grants
Model checking for nonlinear dynamic circuits
非线性动态电路的模型检查
- 批准号:
5396611 - 财政年份:2002
- 资助金额:
-- - 项目类别:
Research Grants
Substrate contact placement by electrical substrate model analysis
通过电气基板模型分析进行基板接触放置
- 批准号:
5358328 - 财政年份:2002
- 资助金额:
-- - 项目类别:
Research Grants
Ein formaler Ansatz zur Verifikation nichtlinearer dynamischer analoger Schaltungen
验证非线性动态模拟电路的形式化方法
- 批准号:
5266944 - 财政年份:1996
- 资助金额:
-- - 项目类别:
Research Grants
Verzögerungszeit optimierende Partitionsierung auf heterogene Field Programmable Gate-Array (FPGA) Boards unter Berücksichtigung harter Zeitbedingungen
考虑到恶劣的时间条件,异构现场可编程门阵列 (FPGA) 板上的延迟时间优化分区
- 批准号:
5275448 - 财政年份:1996
- 资助金额:
-- - 项目类别:
Priority Programmes