Dynamic Superpipelining: Shaping Microarchitecture for Variable Frequency

动态超级流水线:塑造变频微架构

基本信息

  • 批准号:
    0207785
  • 负责人:
  • 金额:
    $ 22.92万
  • 依托单位:
  • 依托单位国家:
    美国
  • 项目类别:
    Standard Grant
  • 财政年份:
    2002
  • 资助国家:
    美国
  • 起止时间:
    2002-07-01 至 2006-06-30
  • 项目状态:
    已结题

项目摘要

Microprocessor performance enhancements tend to be inefficient in terms of power, especially as new sources of performance become scarce. Yet, performance remains a key competitive factor in the microprocessor market and inefficiency is somewhat inevitable. Microprocessors that support multiple frequencies are strategic because they can manage inefficiency. Performance requirements of systems change over time. Microprocessors with variable frequency can be used to balance performance, power, and energy by adapting frequency to changing performance requirements. This project predicts that the need for variable frequency will have a profound impact on the way microprocessors are designed in the future. Current hardware support for variable frequency is predominantly circuit and technology oriented: dynamic voltage scaling accommodates higher or lower frequency by raising or lowering supply voltage, respectively. In the future, support for variable frequency should also be an integral part of microarchitecture design. To demonstrate this overall vision, this project puts forth a novel microarchitecture called dynamic superpipelining (DSP). DSP switches from low to high frequencies by dynamically doubling the number of pipeline stages. DSP combines the advantages of two very different pipeline design styles (shallow and deep pipelines) that are optimized for different frequency targets. A flexible pipeline delivers better performance across a wider range of frequencies, ultimately improving the energy efficiency of the microprocessor. To evaluate DSP, it will be used as a variable-frequency substrate for a speculative frequency reduction technique recently proposed by the PI.
微处理器性能增强在功率方面往往是低效的,特别是当新的性能来源变得稀缺时。 然而,性能仍然是微处理器市场的关键竞争因素,低效率在某种程度上是不可避免的。 支持多个频率的微处理器是战略性的,因为它们可以管理低效率。 系统的性能要求随时间而变化。 具有可变频率的微处理器可用于通过使频率适应变化的性能要求来平衡性能、功率和能量。 该项目预测,对变频的需求将对未来微处理器的设计方式产生深远的影响。 当前对变频的硬件支持主要是面向电路和技术的:动态电压缩放分别通过提高或降低电源电压来适应更高或更低的频率。 将来,对变频的支持也应该成为微架构设计的一个组成部分。 为了展示这一整体愿景,该项目提出了一种称为动态超流水线(DSP)的新型微体系结构。 DSP通过动态加倍流水线级数从低频切换到高频。 DSP结合了两种截然不同的流水线设计风格(浅流水线和深流水线)的优势,针对不同的频率目标进行了优化。 灵活的流水线在更宽的频率范围内提供更好的性能,最终提高微处理器的能效。 为了评估DSP,它将被用作PI最近提出的推测性频率降低技术的可变频率基板。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

Eric Rotenberg其他文献

Energy Efficient Fully Associative Cache Model
节能全关联缓存模型
  • DOI:
    10.5120/7192-9949
  • 发表时间:
    2012
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Antonio Gonzalez;M. Valero;Nigel Topham;Joan;Chuanjun Zhang;Frank Vahid;Jun Yang;Dave Albonesi;G. Rivera;C. W. Tseng;Huiyang Zhou;Mark C. Toburen;Eric Rotenberg;Thomas. M. Conte;Jung;G. Park;Sung;Shin;D. Powell;Amit Agarwal;T. N. Vijaykumar;Babak Falsafi;Kaushik Roy;Zhiyong Xu;Yiming Hu;W. Jone;S. Kim;N. Vijaykrishnan;M. Kandemir;A. Sivasubramaniam;M. J. Irwin;E. Geethanjali;Zhigang Hu;S. Kaxiras;M. Martonosi
  • 通讯作者:
    M. Martonosi

Eric Rotenberg的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('Eric Rotenberg', 18)}}的其他基金

FoMR: Post-Silicon Microarchitecture
FoMR:后硅微架构
  • 批准号:
    1823517
  • 财政年份:
    2018
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Standard Grant
SHF: Small: Design for Competitive Automated Layout (DCAL) of Mobile Application Processors
SHF:小型:移动应用处理器竞争性自动布局 (DCAL) 设计
  • 批准号:
    1218608
  • 财政年份:
    2012
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Standard Grant
SHF: Small: AnyCore: A Universal Superscalar Core
SHF:小型:AnyCore:通用超标量核心
  • 批准号:
    1018517
  • 财政年份:
    2010
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Standard Grant
SHF:Small: EXACT: Explicit Dynamic-Branch Prediction with Active Updates
SHF:Small: EXACT:具有主动更新的显式动态分支预测
  • 批准号:
    0916481
  • 财政年份:
    2009
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Standard Grant
CPA-CSA: FabScalar: A Standard Superscalar Library for Fabricating Heterogeneous Chip Multiprocessors
CPA-CSA:FabScalar:用于制造异构芯片多处理器的标准超标量库
  • 批准号:
    0811707
  • 财政年份:
    2008
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Standard Grant
The Phase Based Behavior of Objects
对象的基于阶段的行为
  • 批准号:
    0702632
  • 财政年份:
    2007
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Standard Grant
Control-Flow Processors
控制流处理器
  • 批准号:
    0429843
  • 财政年份:
    2004
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Continuing Grant
Virtual Simple Architecture (VISA): Exceeding the Complexity Limit in Safe Real-Time Systems
虚拟简单架构 (VISA):超越安全实时系统的复杂性限制
  • 批准号:
    0310860
  • 财政年份:
    2003
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Continuing Grant
CAREER: Cooperative Redundant Threads
职业:协作冗余线程
  • 批准号:
    0092832
  • 财政年份:
    2001
  • 资助金额:
    $ 22.92万
  • 项目类别:
    Continuing Grant
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了