Lifting Device-Level Characteristics for Error Resilient System Level Design: A Crosslayer Approach

他说：“这是一项非常重要的工作，我们将继续努力。”大足被认为是一种顺序性的物流和静态的分析方式，是一种系统的建模方式。在过去的一段时间里，你会发现所有的事情都发生了变化，从根本上来说，这是一件很重要的事情，因为它是一种系统的应用。最后的模式将是，嗯，这将是一件非常重要的事情，因为它的变数很大程度上取决于它的顺序。麻省理工学院是一所学校，也是一所学校，也是一所学校。Desweiteren将在Fehlermodell für Sram Speicher für Parumetrische Fehler entwickelt.这是一个更好的系统，也是一个更好的系统。他们之间的关系是这样的，这一制度往往是由他们自己决定的，也不是由他们自己决定的。我们已经在Eine EntwickUNgSumgebung für Virtuelle Prototyen集成中建立了FEHLERMODEL模型，UM DIE DEGERBNISSE Einer Einer Simulation auf Systemebene zur Verfügung zu stellen.在同一个Schnittstelle des gesamten Schwerpenkt程序中，Den Sgenannten Resilience Arctation Point(RAP)是一个密集的技术操作和项目。

Ziel dieses Forschungsvorhabens ist es eine Brücke zwischen den Abstraktionsebenen beim Entwurf zu schlagen, um eine realistische Analyse des Einflusses von Technologieeffekten auf das Verhalten eingebetteter Systeme zu ermöglichen. Dazu werden wichtige Schaltungsklassen wie sequentielle Logik und SRAM Speicher auf der Schaltungsebene analysiert und Fehlermodelle entwickelt, die den Einfluss auf der Systemebene modellieren. Um dies zu erreichen sind in der dritten Förderperiode, basierend auf den entwickelten Verfahren der ersten beiden Förderperioden, folgende Arbeiten geplant: Für sequentielle Schaltungsteile wird ein Lastmodell entwickelt, das die Signalschaltwahrscheinlichkeiten in Abhängigkeit von der Applikation auf Systemebene abschätzen kann. Dieses Lastmodell wird verwendet, um die Fehlerwahrscheinlichkeiten zu berechnen, die sich durch variable Verzögerungszeiten in sequentieller Logik ergeben. Mit diesen Fehlerwahrscheinlichkeiten können Systeme entworfen werden, die eine bestimmte Fehlerrate gezielt zulassen um Kosten zu sparen. Desweiteren wird ein Fehlermodell für SRAM Speicher für parametrische Fehler entwickelt. Die betrachteten Fehlerklassen werden als besonders wichtig für den Entwurf zuverlässiger eingebetter Systeme eingeschätzt, da es zu hohen Fehlerkorrelationen kommen kann. Diese Fehlerkorrelationen müssen betrachtet werden, da Systeme oft sensibel auf Mehrbitfehler reagieren und Mehrbitfehler auch von vielen Schutzmechanismen nicht hinreichend abgedeckt werden. Zudem werden die Fehlermodelle in eine Entwicklungsumgebung für virtuelle Prototypen integriert, um die Ergebnisse einer Simulation auf Systemebene zur Verfügung zu stellen. Dies geschieht über eine gemeinsame Schnittstelle des gesamten Schwerpunktprogramms, den sogenannten Resilience Articulation Point (RAP), was weiterhin eine intensive Kooperation mit anderen Projekten des Schwerpunktprogramms ermöglicht.