Digital PLL with Observer-Controller Loop Filter

具有观察器控制器环路滤波器的数字 PLL

基本信息

  • 批准号:
    1002334
  • 负责人:
  • 金额:
    $ 35万
  • 依托单位:
  • 依托单位国家:
    美国
  • 项目类别:
    Standard Grant
  • 财政年份:
    2010
  • 资助国家:
    美国
  • 起止时间:
    2010-09-01 至 2014-08-31
  • 项目状态:
    已结题

项目摘要

The objective of this research is to develop a digital phase-locked loop (DPLL) that achieves low phase noise while being fundamentally robust to interferers and the effects of transport delays. The approach is to employ sophisticated digital control schemes so that the effects of circuit noise, external interferers, and loop latency can be explicitly modeled and accounted for in the digital feedback loop. This approach contrasts with existing loop filters, whose bandwidth is generally the only design parameter that can be modified to mitigate the effects of interferers or other undesirable non-idealities.Intellectual Merit: In the approach pursued in this project, the analog components of the DPLL are modeled as a noisy plant in state-space form. When viewed from this perspective, controlling the noisy plant to generate the desired frequency can be posed as a linear regulator problem, which is a classical problem of optimal linear control theory. The observer-controller loop filter developed in this project is broadly applicable to a wide range of existing systems that employ PLLs. Furthermore, the inherent robustness to interference of the proposed DPLL enables its use in many emerging systems such as in direct-conversion and out-phasing transmitter architectures.Broader Impacts: The research is integrated with an education program to help train both graduate and undergraduate students. The multi-disciplinary nature of the research will broaden the students' technical understanding, which will be indispensable for the next generation of engineers. The educational program also includes plans to improve the participation of undergraduate students and members of underrepresented groups.
本研究的目的是开发一种数字锁相环(DPLL),实现低相位噪声,同时从根本上是强大的干扰和传输延迟的影响。该方法是采用复杂的数字控制方案,使电路噪声的影响,外部干扰,和环路延迟可以明确建模,并在数字反馈环路占。这种方法与现有的环路滤波器,其带宽一般是唯一的设计参数,可以修改,以减轻干扰或其他不良的非idealities.Intellectual Merit的影响:在这个项目中追求的方法,模拟组件的DPLL被建模为一个嘈杂的工厂在状态空间的形式。当从这个角度来看,控制有噪声的植物,以产生所需的频率可以被视为一个线性调节器的问题,这是一个经典的最优线性控制理论的问题。在这个项目中开发的前置放大器控制器环路滤波器广泛适用于广泛的现有系统,采用PLL。此外,固有的鲁棒性干扰的建议DPLL使其在许多新兴的系统中使用,如在直接转换和异相发射机architecturs.Broader影响:这项研究是整合了教育计划,以帮助培养研究生和本科生。研究的多学科性质将拓宽学生的技术理解,这将是下一代工程师不可或缺的。教育方案还包括提高本科生和代表性不足群体成员参与的计划。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

Won Namgoong其他文献

An Analog/Digital Baseband Processor Design of a UWB Channelized Receiver for Transmitted Reference Signals
A Low-Power Encoder For Pyramid Vector Quantization of Subband Coefficients
Synchronization and Equalization for Joint Close-In and Reciprocal Mixing Phase Noise Distortion Compensation in Packet-Based OFDM Systems
Partitioning Analog and Digital Processing in Mixed-Signal Systems

Won Namgoong的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

{{ truncateString('Won Namgoong', 18)}}的其他基金

Receiver Design for Close-In Phase Noise and Reciprocal Mixing Compensation
近端相位噪声和倒数混频补偿的接收器设计
  • 批准号:
    2054200
  • 财政年份:
    2021
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
SpecEES: Unified System Architecture for Energy Efficient Cognitive Radios
SpecEES:节能认知无线电的统一系统架构
  • 批准号:
    1920468
  • 财政年份:
    2018
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
SpecEES: Unified System Architecture for Energy Efficient Cognitive Radios
SpecEES:节能认知无线电的统一系统架构
  • 批准号:
    1731914
  • 财政年份:
    2017
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
A High-Performance Wideband Receiver for Cognitive Radio
用于认知无线电的高性能宽带接收器
  • 批准号:
    1310279
  • 财政年份:
    2013
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
Minimizing Phase Noise in RF Communication Transceivers
最大限度地减少射频通信收发器中的相位噪声
  • 批准号:
    0733124
  • 财政年份:
    2006
  • 资助金额:
    $ 35万
  • 项目类别:
    Continuing Grant
CAREER: High-Performance Ultra-Wideband Radio Design
职业:高性能超宽带无线电设计
  • 批准号:
    0732252
  • 财政年份:
    2006
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
Minimizing Phase Noise in RF Communication Transceivers
最大限度地减少射频通信收发器中的相位噪声
  • 批准号:
    0501619
  • 财政年份:
    2005
  • 资助金额:
    $ 35万
  • 项目类别:
    Continuing Grant
CAREER: High-Performance Ultra-Wideband Radio Design
职业:高性能超宽带无线电设计
  • 批准号:
    0134629
  • 财政年份:
    2002
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
Research for Mixed Signal Electronic Technologies: A Joint Initiative Between NSF and SRC: Design of High-Speed Serial-Links in CMOS
混合信号电子技术研究:NSF 和 SRC 的联合倡议:CMOS 中的高速串行链路设计
  • 批准号:
    0120372
  • 财政年份:
    2001
  • 资助金额:
    $ 35万
  • 项目类别:
    Continuing Grant

相似国自然基金

基于模数混合PI控制的低功耗PLL关键技术研究
  • 批准号:
    62004028
  • 批准年份:
    2020
  • 资助金额:
    24.0 万元
  • 项目类别:
    青年科学基金项目
面向量产测试的高可靠性CP-PLL可测性方法研究及其电路设计
  • 批准号:
    62004054
  • 批准年份:
    2020
  • 资助金额:
    24.0 万元
  • 项目类别:
    青年科学基金项目
生菜紫色调控新基因(PLL5-7)的遗传克隆及生菜叶色的遗传网络解析
  • 批准号:
    31872113
  • 批准年份:
    2018
  • 资助金额:
    60.0 万元
  • 项目类别:
    面上项目
甜瓜掌状裂叶pll基因的分子调控机制及功能验证
  • 批准号:
    31860565
  • 批准年份:
    2018
  • 资助金额:
    40.0 万元
  • 项目类别:
    地区科学基金项目
生菜4个叶色调控基因(PLL1-4)的遗传克隆及其作用机理分析
  • 批准号:
    31471162
  • 批准年份:
    2014
  • 资助金额:
    85.0 万元
  • 项目类别:
    面上项目
基于PLL构建刺激响应性递送siRNA载体抗Her2阳性乳腺癌治疗研究
  • 批准号:
    81402548
  • 批准年份:
    2014
  • 资助金额:
    23.0 万元
  • 项目类别:
    青年科学基金项目
负载siRNA-EGFR的mPEG-PLGA-PLL-cRGD纳米递送系统的构建及抗乳腺癌疗效的研究
  • 批准号:
    81101738
  • 批准年份:
    2011
  • 资助金额:
    22.0 万元
  • 项目类别:
    青年科学基金项目

相似海外基金

Integration of the expanded genomic landscape of T-PLL with epigenetic profiles, TCR signaling competence, and drug sensitivity.
将 T-PLL 的扩展基因组景观与表观遗传图谱、TCR 信号传导能力和药物敏感性相整合。
  • 批准号:
    433072295
  • 财政年份:
    2020
  • 资助金额:
    $ 35万
  • 项目类别:
    Research Grants
Collaborative Research: Terahertz PLL-Based Phased Array for Wideband Radar/Sensing Systems in Silicon
合作研究:用于硅宽带雷达/传感系统的基于太赫兹 PLL 的相控阵
  • 批准号:
    1408547
  • 财政年份:
    2014
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
Quadrature PLL for Broadband Optical Isolator IC
用于宽带光隔离器 IC 的正交 PLL
  • 批准号:
    464876-2014
  • 财政年份:
    2014
  • 资助金额:
    $ 35万
  • 项目类别:
    Alexander Graham Bell Canada Graduate Scholarships - Master's
Collaborative Research: Terahertz PLL-Based Phased Array for Wide Band Radar/Sensing Systems in Silicon
合作研究:用于硅宽带雷达/传感系统的基于太赫兹 PLL 的相控阵
  • 批准号:
    1408628
  • 财政年份:
    2014
  • 资助金额:
    $ 35万
  • 项目类别:
    Standard Grant
The oncogenic cooperation of TCL1 with T-cell receptor signaling in T-PLL
TCL1 与 T-PLL 中 T 细胞受体信号传导的致癌协同作用
  • 批准号:
    234437523
  • 财政年份:
    2013
  • 资助金额:
    $ 35万
  • 项目类别:
    Research Units
Study and Design of All-Digital Phase Locked Loops (PLL) for High-speed Optical communication systems
高速光通信系统全数字锁相环(PLL)的研究与设计
  • 批准号:
    411255-2010
  • 财政年份:
    2012
  • 资助金额:
    $ 35万
  • 项目类别:
    Industrial Postgraduate Scholarships
Study and Design of All-Digital Phase Locked Loops (PLL) for High-speed Optical communication systems
高速光通信系统全数字锁相环(PLL)的研究与设计
  • 批准号:
    411255-2010
  • 财政年份:
    2011
  • 资助金额:
    $ 35万
  • 项目类别:
    Industrial Postgraduate Scholarships
Study and Design of All-Digital Phase Locked Loops (PLL) for High-speed Optical communication systems
高速光通信系统全数字锁相环(PLL)的研究与设计
  • 批准号:
    411255-2010
  • 财政年份:
    2010
  • 资助金额:
    $ 35万
  • 项目类别:
    Industrial Postgraduate Scholarships
A Wide Tuning Range All-Digital Phase Locked Loop (AD PLL) in 65nm CMOS
采用 65nm CMOS 的宽调谐范围全数字锁相环 (AD PLL)
  • 批准号:
    362834-2009
  • 财政年份:
    2009
  • 资助金额:
    $ 35万
  • 项目类别:
    Postgraduate Scholarships - Master's
A Wide Tuning Range All-Digital Phase Locked Loop (AD PLL) in 65nm CMOS
采用 65nm CMOS 的宽调谐范围全数字锁相环 (AD PLL)
  • 批准号:
    362834-2008
  • 财政年份:
    2008
  • 资助金额:
    $ 35万
  • 项目类别:
    Postgraduate Scholarships - Master's
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了